特許ウォッチ

公開番号2025108735
公報種別公開特許公報(A)
公開日2025-07-23
出願番号2025072407,2021561193
出願日2025-04-24,2020-09-30
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 89/60 20250101AFI20250715BHJP()
要約【課題】シール導体を備えた構造において、耐圧を向上できる半導体装置を提供する。
【解決手段】半導体モジュールにおいて、半導体装置は、主面を42有する半導体チップ41と、主面の上に形成された絶縁層51と、半導体チップ及び絶縁層の少なくとも一方に形成された機能デバイス45、60と、絶縁層の上に形成され、機能デバイスに電気的に接続された少なくとも1つの端子11、12と、平面視において機能デバイス及び少なくとも1つの端子を含む領域を他の領域から区画し、複数のシールプラグ導体64と、半導体チップ及びシールプラグ導体の間に位置し、平面視において互いに隣り合って配置されて平面視の各々の幅がシールプラグ導体より小さい複数のシールビア導体65と、を含むシール導体61と、を含む。
【選択図】図8
特許請求の範囲【請求項１】
主面を有する半導体チップと、
前記主面の上に形成された絶縁層と、
前記半導体チップおよび前記絶縁層の少なくとも一方に形成された機能デバイスと、
前記絶縁層の上に形成され、前記機能デバイスに電気的に接続された少なくとも１つの端子と、
平面視において前記機能デバイスおよび少なくとも１つの前記端子を含む領域を他の領域から区画し、第１部分と、前記半導体チップおよび前記第１部分の間に位置し平面視において互いに隣り合って配置されて平面視の各々の幅が前記第１部分より小さい複数の第２部分とを含むシール導体と、
を含む、半導体装置。
続きを表示（約 890 文字）【請求項２】
前記シール導体の前記第２部分はビア状の複数の導体で構成されている、請求項１に記載の半導体装置。
【請求項３】
前記シール導体の前記第１部分及び前記第２部分は、前記半導体チップから前記主面の法線方向にそれぞれ配置されている、請求項２に記載の半導体装置。
【請求項４】
前記シール導体において前記第２部分は前記第１部分に接している、請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体チップおよび前記シール導体の前記第２部分の間に位置して前記第２部分に接している導体膜をさらに含む、請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記シール導体は前記絶縁層に壁状に埋設されている、請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
少なくとも１つの前記端子は、前記絶縁層の上に形成され、前記機能デバイスに電気的に接続された低電位端子と、前記低電位端子から間隔を空けて前記絶縁層の上に形成され、前記機能デバイスに電気的に接続された高電位端子とを含む、請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
前記機能デバイスは、前記絶縁層内に形成された低電位パターン、および、前記主面の法線方向に前記低電位パターンに対向するように前記絶縁層内に形成された高電位パターンを含み、
前記低電位端子は、前記低電位パターンに接続され、
前記高電位端子は、前記高電位パターンに電気的に接続されている、請求項７に記載の半導体装置。
【請求項９】
前記高電位パターンは、前記低電位パターンを挟んで前記半導体チップに対向している、請求項８に記載の半導体装置。
【請求項１０】
前記シール導体は、前記半導体チップ、前記機能デバイスおよび少なくとも１つの前記端子から電気的に切り離されている、請求項１から９のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、シール導体を備えた半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１は、半導体基板、能動素子、複数の層間絶縁層、複数のメタル電極、および、耐湿リング（シール導体）を含む半導体装置を開示している。能動素子は、半導体基板に形成されている。複数の層間絶縁層は、半導体基板の上に積層されている。複数のメタル電極は、最上の層間絶縁層の上に形成されている。耐湿リングは、平面視において能動素子および複数のメタル電極を取り囲むように複数の層間絶縁層に埋設されている。耐湿リングは、半導体基板に接地されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－２６１６１３号公報
【発明の概要】
【０００４】
特許文献１に係る半導体装置では、シール導体が半導体基板に接地されている構造上、複数のメタル電極に電圧が印加された場合、複数のメタル電極およびシール導体の間で不所望な導通が生じる可能性がある。半導体装置の耐圧は、この種の導通に起因して低下する。不所望な導通の態様としては、漏電や放電等が例示される。
【０００５】
本発明の一実施形態は、シール導体を備えた構造において、耐圧を向上できる半導体装置を提供する。
【０００６】
本発明の一実施形態は、主面を有する半導体チップと、前記主面の上に形成された絶縁層と、前記半導体チップおよび前記絶縁層の少なくとも一方に形成された機能デバイスと、前記絶縁層の上に形成され、前記機能デバイスに電気的に接続された低電位端子と、前記低電位端子から間隔を空けて前記絶縁層の上に形成され、前記機能デバイスに電気的に接続された高電位端子と、平面視において前記機能デバイス、前記低電位端子および前記高電位端子を含む領域を他の領域から区画するように前記絶縁層に壁状に埋設され、前記半導体チップ、前記機能デバイス、前記低電位端子および前記高電位端子から電気的に切り離されたシール導体と、を含む、半導体装置を提供する。
【０００７】
この半導体装置によれば、低電位端子および高電位端子に電圧が印加された場合において、高電位端子およびシール導体の間の不所望な導通を抑制できる。また、低電位端子およびシール導体の間の不所望な導通を抑制できる。また、機能デバイスおよびシール導体の間の不所望な導通を抑制できる。よって、耐圧を向上できる。
【０００８】
本発明の一実施形態は、主面を有する半導体チップと、前記主面の上に形成された絶縁層と、前記絶縁層内に形成された低電位パターンと、前記主面の法線方向に前記低電位パターンに対向するように前記絶縁層内に形成された高電位パターンと、前記絶縁層内において前記高電位パターンの周囲に形成され、導電体を含み、前記低電位パターンおよび前記高電位パターンの間の電界を遮蔽するダミーパターンと、前記絶縁層の上に形成され、前記低電位パターンに電気的に接続された低電位端子と、前記低電位端子から間隔を空けて前記絶縁層の上に形成され、前記高電位パターンに電気的に接続された高電位端子と、平面視において前記低電位パターン、前記高電位パターン、前記ダミーパターン、前記低電位端子および前記高電位端子を含む領域を他の領域から区画するように前記絶縁層に壁状に埋設され、前記半導体チップ、前記低電位パターン、前記高電位パターン、前記ダミーパターン、前記低電位端子および前記高電位端子から電気的に切り離されたシール導体と、を含む、半導体装置を提供する。
【０００９】
この半導体装置によれば、低電位端子および高電位端子に電圧が印加された場合において、高電位パターンに対する電界集中をダミーパターンによって抑制できる。さらに、この半導体装置によれば、低電位端子および高電位端子に電圧が印加された場合において、高電位パターン（高電位端子）およびシール導体の間の不所望な導通を抑制できる。また、低電位パターン（低電位端子）およびシール導体の間の不所望な導通を抑制できる。また、ダミーパターンおよびシール導体の間の不所望な導通を抑制できる。よって、耐圧を向上できる。
【００１０】
本発明の一実施形態は、主面を有する半導体チップと、前記主面の上に形成された絶縁層と、前記半導体チップおよび前記絶縁層の少なくとも一方に形成された機能デバイスと、前記絶縁層の上に形成され、前記機能デバイスに電気的に接続されたた少なくとも１つの端子と、平面視において前記機能デバイスおよび少なくとも１つの前記端子を含む領域を他の領域から区画し、第１部分と、前記半導体チップおよび前記第１部分の間に位置し平面視において互いに隣り合って配置されて平面視の各々の幅が前記第１部分より小さい複数の第２部分とを含むシール導体と、を含む、半導体装置を提供する。
（【００１１】以降は省略されています）

関連特許