TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025109524
公報種別
公開特許公報(A)
公開日
2025-07-25
出願番号
2024003467
出願日
2024-01-12
発明の名称
チップ部品
出願人
ローム株式会社
代理人
個人
,
個人
主分類
H01G
4/33 20060101AFI20250717BHJP(基本的電気素子)
要約
【課題】不良の発生を低減できるチップ部品を提供すること。
【解決手段】チップ部品10Aの半導体基板11は、第1基板面111および第2基板面112と、第1基板面111および第2基板面112を接続する基板側面113と、を含む。基板側面113は、凹凸131が形成された第1凹凸領域141と、第1凹凸領域141よりも大きい凹凸132が形成された第2凹凸領域142と、を含む。第1凹凸領域141は、基板側面113のうち第2凹凸領域142よりも第1基板面111寄りに配置されている。
【選択図】図43
特許請求の範囲
【請求項1】
第1基板面と、前記第1基板面と反対側の第2基板面と、前記第1基板面および前記第2基板面を接続する基板側面とを含む半導体基板と、
前記第1基板面から凹んだトレンチと、
前記トレンチの内面に設けられた誘電層と、
前記トレンチ内に設けられ且つ前記誘電層に囲まれた埋込部分と、前記第1基板面から上方にはみ出したはみ出し部分とを含む第1電極層と、
前記半導体基板内における前記トレンチの周囲に設けられた電極部分と、前記電極部分から側方に延び且つ前記第1基板面に設けられたコンタクト部分と、を含む第2電極層と、
を含み、
前記誘電層を介して前記第1電極層と前記第2電極層の前記電極部分とが対向することによってキャパシタが構成されており、
前記基板側面は、
第1凹凸が形成された第1凹凸領域と、
前記第1凹凸よりも大きい第2凹凸が形成された第2凹凸領域と、
を含み、
前記第1凹凸領域は、前記基板側面のうち前記第2凹凸領域よりも前記第1基板面寄りに配置されている、
チップ部品。
続きを表示(約 1,100 文字)
【請求項2】
前記第1凹凸および前記第2凹凸は、前記半導体基板の側辺に沿って延びている、
請求項1に記載のチップ部品。
【請求項3】
前記第1凹凸領域は、前記第2凹凸領域と前記第1基板面との間に設けられ、前記第2凹凸領域は、前記第1凹凸領域と前記第2基板面との間に設けられている、
請求項1に記載のチップ部品。
【請求項4】
前記第1凹凸の深さは0.1μm以上2μm以下であり、前記第2凹凸の深さは0.5μm以上5μm以下である、
請求項1に記載のチップ部品。
【請求項5】
前記第1凹凸の幅は0.1μm以上2μm以下であり、前記第2凹凸の幅は0.5μm以上5μm以下である、
請求項1に記載のチップ部品。
【請求項6】
前記第1基板面の上に設けられ、前記キャパシタと電気的に接続された外部電極を含み、
前記第1基板面に垂直な方向から見た平面視において、前記第1基板面の周縁から前記外部電極までの距離は、5μm以上50μm以下である、
請求項1に記載のチップ部品。
【請求項7】
前記第1基板面に垂直な方向から見た平面視において、前記第1基板面の周縁から前記キャパシタが形成された領域までの距離は、5μm以上50μm以下である、
請求項1に記載のチップ部品。
【請求項8】
前記第1電極層及び前記コンタクト部分の双方を覆う第1絶縁層と、
前記第1絶縁層の上に設けられた第1導電層と、
前記第1絶縁層には、前記第1電極層を露出させる第1開口部が設けられており、
前記第1開口部内には、前記第1導電層とは別に第1導電接続部が埋め込まれており、
前記第1導電層は、前記第1導電接続部を介して前記第1電極層と電気的に接続される第1接続部を含み、
前記第1基板面に垂直な方向から見た平面視で、前記第1導電接続部は、前記トレンチと異なる位置に設けられている、
請求項1に記載のチップ部品。
【請求項9】
前記第1基板面に垂直な方向から見た平面視で、前記第1導電接続部は、隣り合う2つの前記トレンチの間に配置されている、
請求項8に記載のチップ部品。
【請求項10】
前記第1基板面に垂直な方向から見た平面視で、前記第1開口部および前記第1導電接続部は、前記トレンチに沿って延びている、
請求項8または請求項9に記載のチップ部品。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本開示は、チップ部品に関するものである。
続きを表示(約 3,300 文字)
【背景技術】
【0002】
特許文献1は、基板と、基板上に配置された第1導電体膜および第1パッド膜と、第1導電体膜上および第1パッド膜上に配置された誘電体膜と、誘電体膜上に配置された第2導電膜と、を含むチップコンデンサを開示している。第1導電体膜は、第1接続領域および第1コンデンサ形成領域を含む。第2導電体膜は、第1パッド膜に電気的に接続された第2接続領域と、誘電体膜を挟んで第1導電体膜の第1コンデンサ形成領域と対向する第2コンデンサ形成領域と、を含む。第1導電体膜の第1接続領域には、第1外部電極が接合されており、第2導電体膜の第2接続領域には、第2外部電極が接合されている。
【先行技術文献】
【特許文献】
【0003】
特開2017-195322号公報
【0004】
[概要]
チップ部品では、基板の欠け等の不良が発生することがある。
【0005】
本開示の一態様であるチップ部品は、第1基板面と、と、前記第1基板面と反対側の第2基板面と、前記第1基板面および前記第2基板面を接続する基板側面とを含む半導体基板と、前記第1基板面から凹んだトレンチと、前記トレンチの内面に設けられた誘電層と、前記トレンチ内に設けられ且つ前記誘電層に囲まれた埋込部分と、前記第1基板面から上方にはみ出したはみ出し部分とを含む第1電極層と、前記半導体基板内における前記トレンチの周囲に設けられた電極部分と、前記電極部分から側方に延び且つ前記第1基板面に設けられたコンタクト部分と、を含む第2電極層と、を含み、前記誘電層を介して前記第1電極層と前記第2電極層の前記電極部分とが対向することによってキャパシタが構成されており、前記基板側面は、第1凹凸が形成された第1凹凸領域と、前記第1凹凸よりも大きい第2凹凸が形成された第2凹凸領域と、を含み、前記第1凹凸領域は、前記基板側面のうち前記第2凹凸領域よりも前記第1基板面寄りに配置されている。
【図面の簡単な説明】
【0006】
図1は、第1実施形態のチップ部品の一例を示す概略斜視図である。
図2は、図1のチップ部品の一例を示す概略平面図である。
図3は、図2のチップ部品の内部構成を模式的に示す概略断面図である。
図4は、図3のトレンチおよび第1電極層の一例を示す概略平面図である。
図5は、図4の一部を拡大して示す概略平面図である。
図6は、図4の一部を拡大して示す概略平面図である。
図7は、図5のトレンチおよびコンタクトの一例を示す概略平面図である。
図8は、図3の第2電極層と第1導電層との接続の一例を示す概略平面図である。
図9は、図3の第1導電層と第2導電層との接続の一例を示す概略平面図である。
図10は、図3の第2導電層、樹脂絶縁層、外部電極の一例を示す概略平面図である。
図11は、図3の外部電極を拡大して示す概略断面図である。
図12は、キャパシタおよび配線部の形状の一例を示す概略断面図である。
図13は、図12の一部を拡大して示す概略断面図である。
図14は、チップ部品におけるキャパシタおよび抵抗成分の状態を示す説明図である。
図15は、チップ部品の等価回路図である。
図16は、チップ部品の側面の一部を拡大して示す概略斜視図である。
図17は、図16のチップ部品の側面を示す概略断面図である。
図18は、チップ部品の個片化を模式的に示す概略平面図である。
図19は、比較例のチップ部品の個片化を模式的に示す概略平面図である。
図20は、第1比較例のチップ部品を示す概略平面図である。
図21は、図20のチップ部品の一部を拡大して示す概略断面図である。
図22は、図20のチップ部品の等価回路図である。
図23は、第2比較例のチップ部品の一部を拡大して示す概略断面図である。
図24は、第3比較例のチップ部品を示す概略平面図である。
図25は、図24のチップ部品の外部電極を示す概略断面図である。
図26は、図24のチップ部品の実装状体を示す概略断面図である。
図27は、図3のチップ部品の製造工程の一例を示す概略断面図である。
図28は、図27に続く製造工程を示す概略断面図である。
図29は、図28に続く製造工程を示す概略断面図である。
図30は、図29に続く製造工程を示す概略断面図である。
図31は、図30に続く製造工程を示す概略断面図である。
図32は、図31に続く製造工程を示す概略断面図である。
図33は、図32に続く製造工程を示す概略断面図である。
図34は、図33に続く製造工程を示す概略断面図である。
図35は、図34に続く製造工程を示す概略断面図である。
図36は、図35に続く製造工程を示す概略断面図である。
図37は、図36に続く製造工程を示す概略断面図である。
図38は、図37に続く製造工程を示す概略断面図である。
図39は、第2実施形態のチップ部品の一例を示す概略斜視図である。
図40は、図39のチップ部品の一例を示す概略平面図である。
図41は、図40のチップ部品の内部構成を模式的に示す概略断面図である。
図42は、チップ部品の側面の一部を拡大して示す概略斜視図である。
図43は、図42のチップ部品の側面を示す概略断面図である。
図44は、図41のチップ部品の製造工程の一例を示す概略断面図である。
図45は、図44に続く製造工程を示す概略断面図である。
図46は、図45に続く製造工程を示す概略断面図である。
図47は、図46に続く製造工程を示す概略断面図である。
図48は、変更例の第1導電接続部を示す概略平面図である。
図49は、変更例の樹脂絶縁層の第1開口部および第2開口部を示す概略断面図である。
図50は、変更例のチップ部品を示す概略平面図である。
【0007】
[詳細な説明]
以下、添付図面を参照して本開示のチップ部品のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【0008】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0009】
本明細書において使用される「少なくとも1つ」という表現は、所望の選択肢の「1つ以上」を意味する。一例として、本明細書において使用される「少なくとも1つ」という表現は、選択肢の数が2つであれば「1つの選択肢のみ」または「2つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも1つ」という表現は、選択肢の数が3つ以上であれば「1つの選択肢のみ」または「2つ以上の任意の選択肢の組み合わせ」を意味する。
【0010】
(第1実施形態)
(チップ部品の概略構成)
図1は、第1実施形態のチップ部品10の一例を示す概略斜視図である。図2は、図1のチップ部品10の一例を示す概略平面図である。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
ローム株式会社
チップ部品
1日前
ローム株式会社
チップ部品
1日前
ローム株式会社
チップ部品
1日前
ローム株式会社
テスト回路
17日前
ローム株式会社
半導体装置
16日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
3日前
ローム株式会社
チップ部品
1日前
ローム株式会社
電流測定回路
4日前
ローム株式会社
表示制御装置
4日前
ローム株式会社
水晶発振回路
4日前
ローム株式会社
電力制御回路
4日前
ローム株式会社
電池監視装置
4日前
ローム株式会社
グリッジ除去回路
4日前
ローム株式会社
セルバランス回路
4日前
ローム株式会社
アンプ及びモータ装置
16日前
ローム株式会社
表示ドライバ及び表示装置
4日前
ローム株式会社
表示装置及びソースドライバ
3日前
ローム株式会社
半導体装置及びその製造方法
17日前
ローム株式会社
半導体装置、電子機器、車両
2日前
ローム株式会社
半導体光装置及びその製造方法並びにセンサ
10日前
ローム株式会社
MEMSセンサ及びMEMSセンサの製造方法
1日前
ローム株式会社
シャント抵抗器およびシャント抵抗器の製造方法
10日前
ローム株式会社
半導体装置
16日前
ローム株式会社
半導体装置
3日前
ローム株式会社
アイソレーションアンプ、アナログフロントエンド及び車両
1日前
ローム株式会社
MEMSデバイス、液滴吐出ヘッド、インクジェットプリンタ
1日前
ローム株式会社
半導体レーザ装置
11日前
ローム株式会社
半導体装置、周波数トリミングレジスタ、超音波ソナーセンサ及び車両
16日前
ローム株式会社
センサモジュール、ガスセンサ、制御装置、制御方法、および制御プログラム
10日前
ローム株式会社
センサモジュール、ガスセンサ、制御装置、制御方法、および制御プログラム
3日前
ローム株式会社
サーマルプリントヘッド、サーマルプリンタ、及びサーマルプリントヘッドの製造方法
10日前
ケースレー・インスツルメンツ・エルエルシー
試験測定システム及び通信方法
16日前
株式会社潤工社
同軸ケーブル
16日前
株式会社ExH
電流開閉装置
18日前
レナタ・アーゲー
電池
1か月前
続きを見る
他の特許を見る