特許ウォッチ

公開番号2025117237
公報種別公開特許公報(A)
公開日2025-08-12
出願番号2024011977
出願日2024-01-30
発明の名称絶縁ゲート型SiC半導体素子の試験方法、絶縁ゲート型SiC半導体素子
出願人ミネベアパワーデバイス株式会社
代理人ポレール弁理士法人
主分類G01R 31/26 20200101AFI20250804BHJP(測定;試験)
要約【課題】
従来の試験方法では判別が困難な規格外品の精度の高い選別が可能な絶縁ゲート型SiC半導体素子の試験方法を提供する。
【解決手段】
絶縁ゲート型SiC半導体素子の試験方法であって、(a)被試験素子を、インダクタンス負荷を有するHブリッジ型回路に組み込むステップと、(b)前記Hブリッジ型回路のゲート電圧信号により繰り返しオン/オフスイッチングして、前記被試験素子に双方向の電流を流すステップと、を有し、前記被試験素子は、遮断定格耐圧をVav[kV]、ゲート絶縁膜厚さをt[nm]、オン/オフスイッチング時の電圧変化速度をdv/dt[kV/us]としたとき、dv/dt>0.06×t×Vavの関係式を満たすことを特徴とする。
【選択図】図6
特許請求の範囲【請求項１】
絶縁ゲート型ＳｉＣ半導体素子の試験方法であって、
（ａ）被試験素子を、インダクタンス負荷を有するＨブリッジ型回路に組み込むステップと、
（ｂ）前記Ｈブリッジ型回路のゲート電圧信号により繰り返しオン／オフスイッチングして、前記被試験素子に双方向の電流を流すステップと、
を有し、
前記被試験素子は、遮断定格耐圧をＶａｖ［ｋＶ］、ゲート絶縁膜厚さをｔ［ｎｍ］、オン／オフスイッチング時の電圧変化速度をｄｖ／ｄｔ［ｋＶ／ｕｓ］としたとき、
ｄｖ／ｄｔ＞０．０６×ｔ×Ｖａｖ
の関係式を満たすことを特徴とする絶縁ゲート型ＳｉＣ半導体素子の試験方法。
続きを表示（約 1,300 文字）【請求項２】
請求項１に記載の絶縁ゲート型ＳｉＣ半導体素子の試験方法であって、
前記被試験素子の遮断定格耐圧が２ｋＶ以上であることを特徴とする絶縁ゲート型ＳｉＣ半導体素子の試験方法。
【請求項３】
請求項１に記載の絶縁ゲート型ＳｉＣ半導体素子の試験方法であって、
前記（ｂ）ステップにおいて、通電の自己発熱により前記被試験素子の接合温度が１００℃以上まで加熱されることを特徴とする絶縁ゲート型ＳｉＣ半導体素子の試験方法。
【請求項４】
請求項１に記載の絶縁ゲート型ＳｉＣ半導体素子の試験方法であって、
前記（ｂ）ステップにおいて、前記被試験素子に流れる双方向電流の最大値は、当該被試験素子の最大定格電流の１／５以上であることを特徴とする絶縁ゲート型ＳｉＣ半導体素子の試験方法。
【請求項５】
請求項１に記載の絶縁ゲート型ＳｉＣ半導体素子の試験方法であって、
前記（ｂ）ステップにおいて、前記被試験素子に流れる双方向電流の最大値は、当該被試験素子の最大定格電流の１／２以上であることを特徴とする絶縁ゲート型ＳｉＣ半導体素子の試験方法。
【請求項６】
ゲート端子とソース端子とドレイン端子とを備え、
前記ゲート端子に電圧を印加することにより、前記ソース端子と前記ドレイン端子との間に流れる電流を制御する絶縁ゲート型ＳｉＣ半導体素子であって、
インダクタンス負荷を有するＨブリッジ型回路に組み込まれ、
前記Ｈブリッジ型回路のゲート電圧信号により繰り返しオン／オフスイッチングして、前記絶縁ゲート型ＳｉＣ半導体素子に双方向の電流を流した履歴を有し、
遮断定格耐圧をＶａｖ［ｋＶ］、ゲート絶縁膜厚さをｔ［ｎｍ］、オン／オフスイッチング時の電圧変化速度をｄｖ／ｄｔ［ｋＶ／ｕｓ］としたとき、
ｄｖ／ｄｔ＞０．０６×ｔ×Ｖａｖ
の関係式を満たすことを特徴とする絶縁ゲート型ＳｉＣ半導体素子。
【請求項７】
請求項６に記載の絶縁ゲート型ＳｉＣ半導体素子であって、
遮断定格耐圧が２ｋＶ以上であることを特徴とする絶縁ゲート型ＳｉＣ半導体素子。
【請求項８】
請求項６に記載の絶縁ゲート型ＳｉＣ半導体素子であって、
前記繰り返しオン／オフスイッチング時に、通電の自己発熱により接合温度が１００℃以上まで加熱されることを特徴とする絶縁ゲート型ＳｉＣ半導体素子。
【請求項９】
請求項６に記載の絶縁ゲート型ＳｉＣ半導体素子であって、
前記繰り返しオン／オフスイッチング時に、前記絶縁ゲート型ＳｉＣ半導体素子に流れる双方向電流の最大値は、当該絶縁ゲート型ＳｉＣ半導体素子の最大定格電流の１／５以上であることを特徴とする絶縁ゲート型ＳｉＣ半導体素子。
【請求項１０】
請求項６に記載の絶縁ゲート型ＳｉＣ半導体素子であって、
前記繰り返しオン／オフスイッチング時に、前記絶縁ゲート型ＳｉＣ半導体素子に流れる双方向電流の最大値は、当該絶縁ゲート型ＳｉＣ半導体素子の最大定格電流の１／２以上であることを特徴とする絶縁ゲート型ＳｉＣ半導体素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子の試験方法とその対象となる半導体素子に係り、特に、絶縁ゲート型ＳｉＣ半導体素子の選別試験に適用して有効な技術に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
低抵抗、高耐圧、耐熱性、高速特性に優れたパワー半導体素子を製造可能な半導体材料として、炭化ケイ素（シリコンカーバイド：ＳｉＣ）が注目されている。ＳｉＣを用いたパワー半導体素子としては、ＳＢＤ（Schottky Barrier Diode）や、ＰＮＤ（PN Diode）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等がある。
【０００３】
ＳｉＣは、絶縁破壊電界強度がＳｉ（シリコン）と比べて約１０倍高いことから、数百Ｖ～数千Ｖの高耐圧パワー半導体素子をＳｉ半導体素子と比較して高い不純物濃度、かつ薄い膜厚のドリフト層で作製することができ、単位面積当たりのオン抵抗が非常に低い高耐圧素子を実現することができる。
【０００４】
また、Ｓｉでは、高耐圧化に伴うオン抵抗の増大を改善するためにIGBT等の少数キャリアデバイスが主に用いられているが、スイッチング損失が大きいという問題があり、その結果発生する発熱によって高周波駆動には限界がある。一方、ＳｉＣでは、高速なデバイス構造であるＳＢＤやＭＯＳＦＥＴ等の多数キャリアデバイスで高耐圧を実現できるため、高耐圧、低オン抵抗、高速の３つの性能を同時に実現することができる。
【０００５】
さらに、バンドギャップがＳｉの約３倍広いため、高温においても動作可能なパワー半導体素子を実現することができるのも特徴である。
【０００６】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には、「炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、信頼性が低下することのない炭化珪素半導体装置をスクリーニングできる炭化珪素半導体装置の選別方法」が開示されている。
【先行技術文献】
【特許文献】
【０００７】
特開２０１８－２０５２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、パワー半導体素子（例えば、パワーＭＯＳＦＥＴ）では、スイッチングに伴い、ドレイン－ソース間に繰り返し断続的に電圧が印加される。ＭＯＳＦＥＴが導通状態（オン）から遮断状態（オフ）にスイッチングした場合、ＭＯＳＦＥＴのドレイン電極に掛かる電圧は急激に増加する。このドレイン電圧の変化によりソースとドレインとの間の空乏層容量を介して、変位電流が発生する。この変位電流は、Ｐウェル内を流れ、ソース電極に流入するが、その際に、電流の大きさに比例した電圧がＰウェル内に発生する（後述する図１参照。）
ゲート酸化膜がＰウェルとゲート電極とに挟まれている部分では、その高電圧によってゲート酸化膜に高電界が掛かることになり、ゲート酸化膜がダメージを受けることがある。特に大きい電源電圧を取り扱う高耐圧素子の場合、スイッチング時に生じる変位電流も大きく、ゲート酸化膜に掛かる電界も大きくなるため、長期使用によるダメージが蓄積し、素子破壊に至ることが懸念される。
【０００９】
素子構造設計により内部電界によるダメージを防止する工夫もあるが、製造プロセス上でのばらつきや除去しきれない異物などの影響により、破壊しやすい素子が含まれることは不可避であるため、そのような脆弱素子はストレス試験により選別除去する必要がある。
【００１０】
また、高耐圧素子の破壊耐性は、対象となる素子の遮断定格耐圧やゲート絶縁膜の厚さと密接な関係があり、ストレス試験時のスイッチング速度にも影響されるため、これらを考慮したストレス試験を行う必要がある。
（【００１１】以降は省略されています）

関連特許