特許ウォッチ

公開番号2025119989
公報種別公開特許公報(A)
公開日2025-08-15
出願番号2024015167
出願日2024-02-02
発明の名称半導体集積回路装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03B 5/32 20060101AFI20250807BHJP(基本電子回路)
要約【課題】水晶発振回路の安定性を示す発振余裕度のテストを、外付け用の水晶振動子以外の外部部品なしに行うとともに、通常動作時のより正確な動作を可能とする半導体集積回路装置を提供すること。
【解決手段】半導体集積回路装置100は、外付け用の水晶振動子200を選択的に接続するための第1接続端子105、第2接続端子110、及び第3接続端子115と、互いに対して並列接続されたインバータ回路140及び帰還抵抗器145を含み、当該並列接続されたインバータ回路140及び帰還抵抗器145の一方側のノード150が第1接続端子105、他方側のノード155が第2接続端子110にそれぞれ接続された発振回路125と、並列接続されたインバータ回路140及び帰還抵抗器145の一方側のノード150と他方側のノード155のいずれか一方と、第3接続端子115の間に接続されたテスト用抵抗器130と、を含む。
【選択図】図1
特許請求の範囲【請求項１】
外付け用の水晶振動子を選択的に接続するための第１接続端子、第２接続端子、及び第３接続端子と、
互いに対して並列接続されたインバータ回路及び帰還抵抗器を含み、当該並列接続された前記インバータ回路及び前記帰還抵抗器の一方側のノードが前記第１接続端子、他方側のノードが前記第２接続端子にそれぞれ接続された発振回路と、
前記並列接続された前記インバータ回路及び前記帰還抵抗器の一方側のノードと他方側のノードのいずれか一方と、前記第３接続端子の間に接続されたテスト用抵抗器と、を含む、半導体集積回路装置。
続きを表示（約 240 文字）【請求項２】
前記第３接続端子に汎用入出力ポートがさらに接続されており、水晶振動子の発振余裕度のテスト時には前記水晶振動子を接続するための接続端子として使用し、通常使用時には汎用入出力ポートの接続端子として使用する、請求項１記載の半導体集積回路装置。
【請求項３】
前記並列接続された前記インバータ回路及び前記帰還抵抗器の一方側のノードと他方側のノードのいずれか一方と、前記テスト用抵抗器との間に接続されたスイッチ回路を含む、請求項２記載の半導体集積回路装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路装置、特に、水晶振動子を外付けする接続端子を備えた半導体集積回路装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
水晶振動子を外付けする接続端子を備えた半導体集積回路装置は、インバータ回路と帰還抵抗器を含む水晶発振回路を内蔵しており、出荷前に水晶振動子の発振余裕度をテストすることが必要となる。発振余裕度をテストするためには、発振余裕度を確認するための負性抵抗器を水晶振動子と直列に挿入して発振回路を動作させ、クロック信号が出力されるか否かを確認し、その後に負性抵抗器を取り外す必要があり、その作業に時間と手間がかかった。
【０００３】
下記特許文献１は、ベアＩＣチップの発振回路に、水晶振動子と直列に発振余裕度を可変できるチェック抵抗器と当該チェック抵抗器の接続を外部からの制御信号で切り替えられるスイッチ回路を設けて一体化した水晶発振器を開示している。
【先行技術文献】
【特許文献】
【０００４】
特開２００７－１１６５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１記載の発明では、通常動作時に、チェック抵抗器をスイッチ回路によって迂回させるが、その場合、発振回路はスイッチ回路のオン抵抗の影響を受けてしまう。スイッチ回路を構成するトランジスタを大きくすることによりスイッチ回路のオン抵抗の抵抗値を小さくすることが考えられるが、回路が大きくなってしまうことを考慮すると、抵抗素子はできるだけないほうが望ましい。
【０００６】
本発明は、上記の事情を踏まえ、水晶発振回路の安定性を示す発振余裕度のテストを外部部品なしに行うとともに、通常動作時のより正確な動作を可能とする半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る半導体集積回路装置は、外付け用の水晶振動子を選択的に接続するための第１接続端子、第２接続端子、及び第３接続端子と、互いに対して並列接続されたインバータ回路及び帰還抵抗器を含み、当該並列接続された前記インバータ回路及び前記帰還抵抗器の一方側のノードが前記第１接続端子、他方側のノードが前記第２接続端子にそれぞれ接続された発振回路と、前記並列接続された前記インバータ回路及び前記帰還抵抗器の一方側のノードと他方側のノードのいずれか一方と、前記第３接続端子の間に接続されたテスト用抵抗器と、を含む。
【図面の簡単な説明】
【０００８】
図１は、実施形態１の半導体集積回路装置の概略図である。
図２は、実施形態１の半導体集積回路装置の発振余裕度のテスト時の接続状態を示す図である。
図３は、実施形態１の半導体集積回路装置の通常動作時の接続状態を示す図である。
図４は、実施形態２の半導体集積回路装置の概略図である。
図５は、実施形態２の半導体集積回路装置の発振余裕度のテスト時の接続状態を示す図である。
図６は、実施形態２の半導体集積回路装置の通常動作時の接続状態を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、本発明の実施の形態について詳細に説明する。
【００１０】
［実施形態１］
図１は、実施形態１の半導体集積回路装置１００の概略図である。図１に示すように、水晶発振回路である半導体集積回路装置１００は、第１接続端子１０５、第２接続端子１１０、第３接続端子１１５、第４接続端子１２０を含む。第１接続端子１０５と第２接続端子１１０との間、又は第１接続端子１０５と第３接続端子１１５との間には外付け用の水晶振動子２００が選択的に接続されることになる。第４接続端子１２０は、通常動作時に図示しない外部回路が接続される。
（【００１１】以降は省略されています）

関連特許