特許ウォッチ

公開番号2025124731
公報種別公開特許公報(A)
公開日2025-08-26
出願番号2025085733,2023190605
出願日2025-05-22,2018-08-21
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 7/06 20060101AFI20250819BHJP(情報記憶)
要約【課題】トランジスタの特性ばらつきの影響を受けにくいセンスアンプ、半導体装置およびその動作方法を提供する。
【解決手段】センスアンプSA1が有する増幅回路62は、第一の回路及び第二の回路を有する。第一の回路及び第二の回路は、それぞれ、インバータ、第一トランジスタ、第二トランジスタおよび容量素子を有する。容量素子の第一端子は第一ビット線と、第二端子はインバータの入力端子と接続される。第一トランジスタはインバータの入力端子と出力端子を、第二トランジスタはインバータの出力端子と第二ビット線を、それぞれ導通または非導通とするスイッチとしての機能を有する。第一回路と第二回路は、第一ビット線と第二ビット線が逆に接続された関係である。第一回路および第二回路は、インバータの入力端子と出力端子との間を導通状態にしたときに得られる電位によって初期化される。
【選択図】図4
特許請求の範囲【請求項１】
インバータと、
第一のトランジスタと、
第二のトランジスタと、
容量素子と、
入力部と、
出力部と、を有する半導体装置であって、
前記半導体装置は、第一の制御線と、第二の制御線と、に電気的に接続され、
前記容量素子の第一端子は、前記入力部と電気的に接続され、
前記容量素子の第二端子は、前記インバータの入力端子と電気的に接続され、
前記第一のトランジスタは、前記インバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、
前記第二のトランジスタは、前記インバータの出力端子と前記出力部とを、導通または非導通とするスイッチとしての機能を有し、
前記第一のトランジスタのゲートは、前記第一の制御線に電気的に接続され、
前記第二のトランジスタのゲートは、前記第二の制御線に電気的に接続される、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一形態は、センスアンプまたは半導体装置に関する。特に、記憶装置がメモリセ
ルからデータを読み出す際に使用するセンスアンプに関する。
続きを表示（約 1,800 文字）【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。記憶装置、表示装置、発光装置、電気光学装置、蓄電装置、半導体回路およ
び電子機器は、半導体装置を有する場合がある。
【０００３】
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関するものである。
【背景技術】
【０００４】
ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）は、代表的な
メモリとして広く用いられている。ＤＲＡＭは、原理的に無制限に書き込みができる、書
き込みおよび読み出しの速度が高速である、セルの素子数が少ないため高集積化が容易で
ある等の特徴を有し、大容量メモリとして多くの電子機器に組み込まれている。
【０００５】
一般的にＤＲＡＭにおけるメモリセル（以下、ＤＲＡＭセル、ともいう）は、１個のトラ
ンジスタ（１Ｔ）と１個の容量素子（１Ｃ）とで構成され、ビット線とワード線に電気的
に接続されている。トランジスタのゲートはワード線に電気的に接続され、トランジスタ
は、ビット線と容量素子とを導通または非導通とするスイッチとしての機能を有している
。ＤＲＡＭは容量素子に電荷を保持することでデータを記憶するメモリであり、ＤＲＡＭ
セルに記憶されるデータは、ビット線およびトランジスタを介して書き込みおよび読み出
しが行われる。
【０００６】
ＤＲＡＭセルに記憶されているデータを読み出す場合、トランジスタはビット線と容量素
子との間を導通状態にするが、ビット線が有する容量のため、容量素子に保持されている
電荷によって変化するビット線の電位はわずかである。センスアンプはビット線と電気的
に接続され、わずかに変化するビット線の電位を増幅し、ＤＲＡＭセルに記憶されている
データを読み出すことができる。
【０００７】
一方、チャネル形成領域に金属酸化物を有するトランジスタ（「酸化物半導体トランジス
タ」、「ＯＳトランジスタ」ともいう）を、ＤＲＡＭセルに適用したＤＲＡＭが提案され
ている（例えば、特許文献１、２、非特許文献１）。ＯＳトランジスタは、オフ状態での
リーク電流（オフ電流）が非常に小さいため、リフレッシュ期間が長く消費電力の少ない
メモリを作製することができる。本明細書等では、ＯＳトランジスタがＤＲＡＭセルに適
用されたＤＲＡＭを、「酸化物半導体ＤＲＡＭ」、または、「ＤＯＳＲＡＭ（登録商標、
ＤｙｎａｍｉｃＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＲＡＭ、ドスラム）」と呼
ぶこととする。
【０００８】
また、近年では電子機器の小型化、軽量化に伴い、トランジスタや容量素子などを、微細
化や異なる層に形成するなどの方法で、高密度に集積した半導体装置の要求が高まってい
る。
【先行技術文献】
【特許文献】
【０００９】
特開２０１２―２５６８２０号公報
国際公開第２０１５／１５５６３５号
【非特許文献】
【００１０】
Ｔ．Ｏｎｕｋｉｅｔａｌ．，”ＤＲＡＭｗｉｔｈＳｔｏｒａｇｅＣａｐａｃｉｔａｎｃｅｏｆ３．９ｆＦＵｓｉｎｇＣＡＡＣ－ＯＳＴｒａｎｓｉｓｔｏｒｗｉｔｈＬｏｆ６０ｎｍａｎｄＨａｖｉｎｇＭｏｒｅＴｈａｎ１－ｈＲｅｔｅｎｔｉｏｎＣｈａｒａｃｔｅｒｉｓｔｉｃｓ，”Ｅｘｔ．Ａｂｓｔｒ．ＳＳＤＭ，２０１４，ｐｐ．４３０－４３１．
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許