特許ウォッチ

公開番号2025141554
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024041551
出願日2024-03-15
発明の名称半導体素子およびその製造方法
出願人豊田合成株式会社
代理人弁理士法人あいち国際特許事務所
主分類H01L 21/316 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】半導体へのダメージが抑制され、電流リークが抑制された半導体素子の製造方法を提供する。
【解決手段】III族窒化物半導体を用いた半導体素子の製造方法において、III族窒化物半導体からなる半導体層(第1半導体層11、第2半導体層12、第3半導体層13)上に絶縁性の第1酸化膜(酸化膜143)を形成する第1酸化膜形成工程と、第1酸化膜に窒素プラズマを照射して第1酸化膜に窒素を注入する窒素プラズマ処理工程と、第1酸化膜を熱処理し、第1酸化膜を窒化して酸窒化膜141とする第1熱処理工程と、酸窒化膜141上に絶縁性の第2酸化膜(酸化膜142)を形成する第2酸化膜形成工程と、第2酸化膜を熱処理する第2熱処理工程と、を有し、窒素プラズマ処理工程は、マイクロ波出力を300W以下とする。
【選択図】図1
特許請求の範囲【請求項１】
ＩＩＩ族窒化物半導体からなる半導体層上に絶縁性の第１酸化膜を形成する第１酸化膜形成工程と、
前記第１酸化膜に窒素プラズマを照射して前記第１酸化膜に窒素を注入する窒素プラズマ処理工程と、
前記第１酸化膜を熱処理し、前記第１酸化膜を窒化して酸窒化膜とする第１熱処理工程と、
前記酸窒化膜上に絶縁性の第２酸化膜を形成する第２酸化膜形成工程と、
前記第２酸化膜を熱処理する第２熱処理工程と、を有し、
前記窒素プラズマ処理工程は、マイクロ波出力を３００Ｗ以下とする、半導体素子の製造方法。
続きを表示（約 1,100 文字）【請求項２】
前記第１熱処理工程は、前記半導体層と前記酸窒化膜との界面を窒化して、前記界面におけるＧａ－Ｏ結合している酸素の濃度を前記第１熱処理工程の前よりも低くする、請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第１熱処理工程により、前記半導体層と前記酸窒化膜との前記界面におけるＧａ－Ｏ結合している酸素の濃度を０．８～１．２ａｔ％とする、請求項２に記載の半導体素子の製造方法。
【請求項４】
ＩＩＩ族窒化物半導体からなる半導体層上に絶縁性の第１酸化膜を形成する第１酸化膜形成工程と、
前記第１酸化膜に窒素プラズマを照射して前記第１酸化膜に窒素を注入する窒素プラズマ処理工程と、
前記第１酸化膜を熱処理し、前記第１酸化膜を窒化して酸窒化膜とする第１熱処理工程と、
前記酸窒化膜上に絶縁性の第２酸化膜を形成する第２酸化膜形成工程と、
前記第２酸化膜を熱処理する第２熱処理工程と、を有し、
前記第１熱処理工程は、前記半導体層と前記酸窒化膜との界面を窒化して、前記界面におけるＧａ－Ｏ結合している酸素の濃度を０．８～１．２ａｔ％とする、半導体素子の製造方法。
【請求項５】
前記窒素プラズマ処理工程は、前記第１酸化膜の窒素濃度が１×１０
２０
～１×１０
２２
／ｃｍ
３
となるようにする、請求項１から請求項４までのいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記窒素プラズマ処理工程は、前記第１酸化膜であって前記半導体層と前記第１酸化膜との界面近傍の領域における窒素濃度が１×１０
２１
～１×１０
２２
／ｃｍ
３
となるようにする、請求項１から請求項４までのいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記第１酸化膜形成工程は、前記第１酸化膜を１ｎｍ以上９ｎｍ以下の厚さに形成する、請求項１から請求項４までのいずれか１項に記載の半導体素子の製造方法。
【請求項８】
ＩＩＩ族窒化物半導体からなる半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、を有し、
前記ゲート絶縁膜は、
前記半導体層上に形成されたＳｉＯＮ膜と、
前記ＳｉＯＮ膜上に接して形成されたＳｉＯ
２
膜と、を有し、
前記半導体層と前記ＳｉＯＮ膜との界面におけるＧａ－Ｏ結合している酸素原子の濃度は０．８～１．２ａｔ％である、半導体素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ＧａＮに代表されるＩＩＩ族窒化物半導体は、高い絶縁破壊電界強度を有している。そのため、ＩＩＩ族窒化物半導体はパワーデバイスの材料として期待され、ＩＩＩ族窒化物半導体を用いた半導体素子がさかんに研究、開発されている。
【０００３】
特許文献１には、ＧａＮを用いたＭＩＳＦＥＴが記載されており、以下のようにしてゲート絶縁膜を形成することが記載されている。まず、ＧａＮからなる半導体層上に、ＳｉＯ
２
からなる第１酸化膜を形成する。次に、第１酸化膜に窒素プラズマを照射する。第１酸化膜は窒化し、半導体層側から順にＳｉＯＮ、ＳｉＮの積層を形成する。その後、第１熱処理を行う。次に、ＳｉＮ上にＳｉＯ
２
からなる第２酸化膜を形成し、第２熱処理を行う。この特許文献１の方法によると、ＧａＮ表面でのＧａの酸化を抑制できることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１４８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＧａＮの表面が大気に晒されると、ＧａＮ最表面と酸素が反応し、Ｇａ－Ｏ結合が形成される。このＧａ－Ｏ結合は電流リークの原因となる。特にトレンチ形成時のエッチングによりＧａＮから窒素が抜けて欠陥ができると、Ｇａ－Ｏ結合が形成されやすい。また、ＡＬＤ（原子層堆積法）のように酸素ガスを用いてＧａＮ上に絶縁膜を形成すると、ＧａＮ表面にＧａ－Ｏ結合が形成されやすい。しかし、このようなＧａＮ表面に形成されるＧａ－Ｏ結合は除去することが困難であった。
【０００６】
特許文献１の方法によれば、絶縁膜下におけるＧａＮ表面近傍でのＧａの酸化を抑制できることが記載されている。しかし、窒素プラズマを照射して窒化処理する際のマイクロ波出力が高く、半導体にダメージを与えてしまう可能性があった。
【０００７】
本発明は、かかる背景に鑑みてなされたものであり、半導体へのダメージが抑制され、電流リークが抑制された半導体素子およびその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の一態様は、
ＩＩＩ族窒化物半導体からなる半導体層上に絶縁性の第１酸化膜を形成する第１酸化膜形成工程と、
前記第１酸化膜に窒素プラズマを照射して前記第１酸化膜に窒素を注入する窒素プラズマ処理工程と、
前記第１酸化膜を熱処理し、前記第１酸化膜を窒化して酸窒化膜とする第１熱処理工程と、
前記酸窒化膜上に絶縁性の第２酸化膜を形成する第２酸化膜形成工程と、
前記第２酸化膜を熱処理する第２熱処理工程と、を有し、
前記窒素プラズマ処理工程は、マイクロ波出力を３００Ｗ以下とする、半導体素子の製造方法にある。
【０００９】
本発明の他態様は、
ＩＩＩ族窒化物半導体からなる半導体層上に絶縁性の第１酸化膜を形成する第１酸化膜形成工程と、
前記第１酸化膜に窒素プラズマを照射して前記第１酸化膜に窒素を注入する窒素プラズマ処理工程と、
前記第１酸化膜を熱処理し、前記第１酸化膜を窒化して酸窒化膜とする第１熱処理工程と、
前記酸窒化膜上に絶縁性の第２酸化膜を形成する第２酸化膜形成工程と、
前記第２酸化膜を熱処理する第２熱処理工程と、を有し、
前記第１熱処理工程は、前記半導体層と前記酸窒化膜との界面を窒化して、前記界面におけるＧａ－Ｏ結合している酸素の濃度を０．８～１．２ａｔ％とする、半導体素子の製造方法にある。
【００１０】
本発明の他態様は、
ＩＩＩ族窒化物半導体からなる半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、を有し、
前記ゲート絶縁膜は、
前記半導体層上に接して形成されたＳｉＯＮ膜と、
前記ＳｉＯＮ膜上に接して形成されたＳｉＯ
２
膜と、を有し、
前記半導体層と前記ＳｉＯＮ膜との界面におけるＧａ－Ｏ結合している酸素原子の濃度は０．８～１．２ａｔ％である、半導体素子にある。
【発明の効果】
（【００１１】以降は省略されています）

関連特許