特許ウォッチ

公開番号2025142471
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2024041836
出願日2024-03-18
発明の名称半導体集積回路
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H10D 89/00 20250101AFI20250924BHJP()
要約【課題】信号の劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路は、複数の回路ブロックと、単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも1つを通過する複数の分岐経路と、前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
複数の回路ブロックと、
単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、
前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、
前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備えることを特徴とする半導体集積回路。
続きを表示（約 950 文字）【請求項２】
前記複数の分岐経路の各々に設けられ、前記選択された分岐経路以外の他の前記分岐経路を遮断するゲーティング回路を備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記複数の分岐経路が分岐する分岐部と前記回路ブロックとの間に前記複数のゲーティング回路が位置することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記ゲーティング回路は、前記他の分岐経路を通るクロック信号を遮断することを特徴とする請求項２に記載の半導体集積回路。
【請求項５】
前記ゲーティング回路は、
前記クロック信号に応じてイネーブル信号をラッチするラッチ回路と、
前記ラッチ回路から出力される信号と前記クロック信号との論理積を出力するＡＮＤ回路と、を有することを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
１つの前記分岐経路は複数の前記回路ブロックを通過し、
前記制御回路は、前記１つの分岐経路における複数の前記回路ブロックのうち、前記電源電圧の変動が最も大きい前記回路ブロックの前記電源電圧の変動に基づいて前記分岐経路を選択することを特徴とする請求項１に記載の半導体集積回路。
【請求項７】
前記電源電圧の変動は、前記電源電圧の降下量であることを特徴とする請求項１に記載の半導体集積回路。
【請求項８】
前記制御回路は、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が所定の閾値電圧以上である場合、前記選択された分岐経路の選択を継続し、前記選択された分岐経路が通過する前記回路ブロックの前記電源電圧が前記閾値電圧より小さい場合、前記選択中の分岐経路以外の他の前記分岐経路を選択する処理を実行することを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記閾値電圧は変更可能であることを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
前記電源電圧を印加する電源が前記回路ブロックごとに異なることを特徴とする請求項１に記載の半導体集積回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、トランジスタ等の半導体素子を基板に集積して形成した半導体集積回路がある。このような半導体集積回路として、例えば、特許文献１には、温度や電圧の変化によって駆動能力が変化することを抑制する半導体装置が記載されている。この半導体装置は、温度又は電圧に応動して所定信号を出力する検出回路と、夫々に異なる特性を有する複数の出力回路と、検出回路の出力信号に応じて出力回路を切換えるための信号を生成する切換回路とを備える。
【０００３】
特許文献２には、半導体チップ製造後における不所望な電圧降下に起因する誤動作を回避することができる半導体集積回路が記載されている。この半導体集積回路は、複数の回路ブロックと、複数の回路ブロックに電力を供給する第１及び第２電源配線と、第１電源配線からの電力供給を第２電源配線からの電力供給に変更可能な切り換え手段とを備える。そして、半導体集積回路は、回路ブロックに電圧降下が生じている場合、第１電源配線からの電力供給を第２電源配線からの電力供給に変更する。
【先行技術文献】
【特許文献】
【０００４】
特開平７－２４９７３９号公報
特許第４３６４５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の半導体装置及び特許文献２の半導体集積回路において、電源の電圧変動によって電源ノイズが発生した際に、この電源ノイズが信号を劣化させるおそれがある。
【０００６】
そこで、本発明の目的は、信号の劣化を抑制できる半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００７】
本明細書の一開示によれば、複数の回路ブロックと、単一の経路から分岐しそれぞれが前記複数の回路ブロックのうち少なくとも１つを通過する複数の分岐経路と、前記複数の回路ブロックの各々に印加される電源電圧の変動を検出する検出回路と、前記複数の分岐経路のうち、前記電源電圧の変動が最も小さい前記回路ブロックを通過する前記分岐経路を選択する制御回路と、を備える半導体集積回路が提供される。
【発明の効果】
【０００８】
本発明によれば、信号の劣化を抑制できる半導体集積回路を提供することができる。
【図面の簡単な説明】
【０００９】
第１実施形態に係る半導体集積回路のブロック図である。
第１実施形態に係る検出回路の回路図である。
第１実施形態に係る各回路ブロックに印加される電圧値の一例を示す図である。
第１実施形態に係る半導体集積回路の動作を示すフローチャートである。
第２実施形態に係る半導体集積回路のブロック図である。
第２実施形態に係るゲーティング回路の回路図である。
第２実施形態に係る半導体集積回路の動作を示すフローチャートである。
第３実施形態に係る機器のブロック図である。
第４実施形態に係る機器のブロック図である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
図１は、本実施形態に係る半導体集積回路のブロック図である。
（【００１１】以降は省略されています）

関連特許