特許ウォッチ

公開番号2025153329
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024055761
出願日2024-03-29
発明の名称光半導体モジュール
出願人古河電気工業株式会社
代理人弁理士法人酒井国際特許事務所
主分類H01S 5/062 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】増幅部に適正な負電圧が印加される光半導体モジュールを得る。
【解決手段】光半導体モジュールは、発光部と第一電極間に印加された電圧に応じて活性層で光を増幅又は吸収する増幅部とを有しレーザ光を出力する光半導体素子と、第一電極間に正又は負電圧を印加可能であり当該正又は負電圧を印加する際の出力又は入力電流を制御する電圧印加部と、入力電流の目標値を記憶する記憶部と、第一電極間における増幅部への過電圧の印加を抑制する過電圧抑制回路とを備え、過電圧抑制回路は、第一電極間に負電圧を印加する場合に第一電流が流れて第一電位差を発生し第一電極間に正電圧を印加する場合に電流がほぼ流れない電流方向規制部と、電流方向規制部に対して第一電流に応じた第二電位差を付与する電位差付与部とを有し、第一電極間に負電圧を印加している場合の第一電位差と第二電位差との和が第一電極間の電位差に等しくかつ増幅部の耐電圧よりも低い。
【選択図】図1
特許請求の範囲【請求項１】
発光する発光部と、第一電極間に印加された電圧に応じて活性層で光を増幅または吸収する増幅部と、を有し、レーザ光を出力する光半導体素子と、
前記第一電極間に正電圧または負電圧を印加可能であるとともに当該正電圧または負電圧を印加する際の出力電流または入力電流を制御する電圧印加部と、
前記入力電流の目標値を記憶する記憶部と、
前記第一電極間において前記増幅部に過電圧が印加されるのを抑制する過電圧抑制回路と、
を備え、
前記過電圧抑制回路は、前記第一電極間に負電圧を印加している場合に第一電流が流れて第一電位差を発生し、前記第一電極間に正電圧を印加している場合に電流がほぼ流れない電流方向規制部と、前記電流方向規制部に対して前記第一電流に応じた第二電位差を付与する電位差付与部と、を有し、前記第一電極間に負電圧を印加している場合の前記第一電位差と前記第二電位差との和が、前記第一電極間の電位差に等しく、かつ前記増幅部の耐電圧よりも低い、光半導体モジュール。
続きを表示（約 470 文字）【請求項２】
前記電流方向規制部は、前記活性層に対する逆バイアス状態で、前記第一電流としての順方向電流が流れるダイオードを有し、前記電位差付与部は、抵抗器を有し、前記電流方向規制部と前記電位差付与部とは直列接続された、請求項１に記載の光半導体モジュール。
【請求項３】
前記記憶部に記憶された前記入力電流の目標値は、予め測定された、前記活性層に対する逆バイアス状態で前記増幅部に流れる第二電流と、前記抵抗器の抵抗値とによって決定される、請求項２に記載の光半導体モジュール。
【請求項４】
前記過電圧抑制回路は、前記第一電位差と前記第二電位差との和をモニタする電圧モニタ部を有し、前記電圧印加部は、前記電圧モニタ部によるモニタ結果に基づいて、前記入力電流を制御する、請求項１に記載の光半導体モジュール。
【請求項５】
前記抵抗器は可変抵抗器であり、前記電圧印加部は、前記記憶部に記憶された前記目標値に基づいて、前記可変抵抗器の抵抗値を制御する、請求項２に記載の光半導体モジュール。

発明の詳細な説明【技術分野】
【０００１】
本発明は、光半導体モジュールに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、発光部としてのレーザ領域と、光を増幅する増幅部と、を有してレーザ光を出力するよう構成された光半導体素子を備え、当該増幅部に逆バイアスの電圧を印加した場合には当該増幅部がレーザ光を吸収するよう構成された光半導体モジュールが、知られている（例えば、特許文献１）。
【０００３】
この種の光半導体モジュールにおいて、増幅部に電圧を印加する電圧印加部が、例えば、電流出力型のＤＡＣ（digital analog converter、以下単にＩＤＡＣと称する）を備えた場合のように、電圧を印加する際に電流値を制御する場合、当該電流値は比較的精度良く所定値に制御される。このため、複数の光半導体モジュールにおいて、電圧印加部における電流値の個体差（ばらつき）は、比較的小さくなる。
【０００４】
これに対し、複数の光半導体モジュールにおける逆バイアス印加時の増幅部の電流電圧特性の個体差（ばらつき）は、例えば光半導体素子の製造ばらつき等に起因して、比較的大きくなる。この場合、たとえば増幅部の抵抗値にばらつきがあると、抵抗値が大きい増幅部では、逆バイアス状態において増幅部に掛かる電圧が増幅部の耐電圧よりも大きくなる場合がある。この場合、増幅部が損傷するおそれがある。
【０００５】
特許文献２には、電圧印加部が増幅部に電圧を印加する際に電流値を制御する構成において、構成が大型化したり複雑化したりするのを回避しながら過度な大電圧の印加による増幅部の損傷を抑制することが可能となるような光半導体モジュールが開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１５－１４４１９１号公報
特開２０２３－１５１５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の課題の一つは、電圧印加部が増幅部に電圧を印加する際に電流値を制御する構成において、逆バイアス状態において増幅部に適正な負電圧が印加される光半導体モジュールを得ることである。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明の一態様は、発光する発光部と、第一電極間に印加された電圧に応じて活性層で光を増幅または吸収する増幅部と、を有し、レーザ光を出力する光半導体素子と、前記第一電極間に正電圧または負電圧を印加可能であるとともに当該正電圧または負電圧を印加する際の出力電流または入力電流を制御する電圧印加部と、前記入力電流の目標値を記憶する記憶部と、前記第一電極間において前記増幅部に過電圧が印加されるのを抑制する過電圧抑制回路と、を備え、前記過電圧抑制回路は、前記第一電極間に負電圧を印加している場合に第一電流が流れて第一電位差を発生し、前記第一電極間に正電圧を印加している場合に電流がほぼ流れない電流方向規制部と、前記電流方向規制部に対して前記第一電流に応じた第二電位差を付与する電位差付与部と、を有し、前記第一電極間に負電圧を印加している場合の前記第一電位差と前記第二電位差との和が、前記第一電極間の電位差に等しく、かつ前記増幅部の耐電圧よりも低い、光半導体モジュールである。
【０００９】
前記電流方向規制部は、前記活性層に対する逆バイアス状態で、前記第一電流としての順方向電流が流れるダイオードを有し、前記電位差付与部は、抵抗器を有し、前記電流方向規制部と前記電位差付与部とは直列接続されてもよい。
【００１０】
前記記憶部に記憶された前記入力電流の目標値は、予め測定された、前記活性層に対する逆バイアス状態で前記増幅部に流れる第二電流と、前記抵抗器の抵抗値とによって決定されてもよい。
（【００１１】以降は省略されています）

関連特許