特許ウォッチ

公開番号2025153834
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024056491
出願日2024-03-29
発明の名称積層セラミック電子部品及びその製造方法、並びに、回路モジュール、及び電子機器
出願人太陽誘電株式会社
代理人個人,個人
主分類H01G 4/30 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】内部電極層と外部電極との接続性の向上及び信頼性の向上を両立させることができる積層セラミック電子部品及び積層セラミック電子部品の製造方法を提供すること。
【解決手段】第1軸に沿って積層された複数の誘電体層と、前記第1軸に沿って隣接する前記誘電体層の間にそれぞれ配置された複数の内部電極層と、を有する素体と、前記素体の表面に設けられ、かつ前記内部電極層と電気的に接続された一対の外部電極と、を有し、前記誘電体層は、一般式ABO_3-α(0≦α≦1)で表されるペロブスカイト型構造を有する化合物を含有し、前記内部電極層は、ニッケル及び銅を含有する第1の相と、共材とを含有し、前記第1の相と前記共材との界面に銅が偏析した第1偏析部を有し、前記第1偏析部の銅の濃度は、前記第1の相の銅の濃度より高く、前記外部電極は、ニッケルを含有する、積層セラミック電子部品である。
【選択図】図14A
特許請求の範囲【請求項１】
第１軸に沿って積層された複数の誘電体層と、
前記第１軸に沿って隣接する前記誘電体層の間にそれぞれ配置された複数の内部電極層と、
を有する素体と、
前記素体の表面に設けられ、かつ前記内部電極層と電気的に接続された一対の外部電極と、
を有し、
前記誘電体層は、一般式ＡＢＯ
３－α
（０≦α≦１）で表されるペロブスカイト型構造を有する化合物を含有し、
前記内部電極層は、ニッケル及び銅を含有する第１の相と、共材とを含有し、前記第１の相と前記共材との界面に銅が偏析した第１偏析部を有し、
前記第１偏析部の銅の濃度は、前記第１の相の銅の濃度より高く、
前記外部電極は、ニッケルを含有する、積層セラミック電子部品。
続きを表示（約 1,100 文字）【請求項２】
前記第１の相の銅の濃度に対する前記第１偏析部の銅の濃度は、１２０％以上である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１偏析部の銅のピーク濃度は、１．２０ａｔ％以上である、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記素体の前記第１軸の方向の断面において、前記内部電極層の断面積に対する前記共材の断面積は、１．５％以下である、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記誘電体層と前記内部電極層との界面に銅が偏析した第２偏析部を有する、請求項１に記載の積層セラミック電子部品。
【請求項６】
前記外部電極は、銅を含有する、請求項１に記載の積層セラミック電子部品。
【請求項７】
前記外部電極は、共材を含有する、請求項１に記載の積層セラミック電子部品。
【請求項８】
一般式ＡＢＯ
３－α
（０≦α≦１）で表されるペロブスカイト型構造を有する化合物を含有するセラミックの原料粉末を含有する誘電体層前駆体シートに、ニッケル、酸化銅、及び共材を含有する第１の金属ペーストを用いて内部電極層パターンを形成する内部電極層パターン形成工程と、
前記内部電極層パターンを形成した前記誘電体層前駆体シートを、対向する２端面に前記内部電極層パターンが交互に露出するように、第１軸に沿って複数層積層した積層体を形成する積層体形成工程と、
前記積層体の表面にニッケルを含有する第２の金属ペーストを用いて外部電極前駆体を形成する外部電極前駆体形成工程と、
前記外部電極前駆体を形成した前記積層体を８００℃以上１０００℃以下で加熱する第１の加熱工程と、
前記第１の加熱工程の後、前記誘電体層前駆体シートから誘電体層を形成し、前記内部電極層パターンから内部電極層を形成し、前記外部電極前駆体から外部電極を形成し、前記内部電極層において、ニッケル及び銅を含有する第１の相と、共材とを含有し、前記第１の相と前記共材との界面に銅が偏析した第１偏析部を形成し、前記第１偏析部の銅の濃度が前記第１の相の銅の濃度より高くなるように、前記外部電極前駆体を形成した前記積層体を加熱する第２の加熱工程と、
を含む、積層セラミック電子部品の製造方法。
【請求項９】
前記第１の金属ペーストは、前記ニッケルの濃度に対する銅の濃度が１ａｔ％以上１１ａｔ％以下となるように前記酸化銅を含有する、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
請求項１に記載の積層セラミック電子部品を備える、回路モジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、積層セラミック電子部品及びその製造方法、並びに、回路モジュール、及び電子機器に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
スマートフォンやパーソナルコンピュータなど多様な電子機器に搭載するための積層セラミックコンデンサ（ｍｕｌｔｉｌａｙｅｒｃｅｒａｍｉｃｃａｐａｃｉｔｏｒ：ＭＬＣＣ）等の積層セラミック電子部品が開発されている。積層セラミック電子部品は、電子機器の多機能化及び高性能化に加え、バッテリーの大容量化に伴い、小型化、大容量化の要求が高まり続けている。
【０００３】
セラミック電子部品の大容量化に関して、使用している誘電体材料の誘電率を高めるような材料組成検討や、誘電体層の薄層化などの対策が取られている。また、内部電極層を薄くすることで、積層数を増やしたりすることも有効な手段である。しかしながら、内部電極層を薄くすると、焼結過程で誘電体層と内部電極層とで緻密化温度域が異なることに起因して、内部電極層が過焼結となって連続率が低下するという問題がある。この場合、内部電極層と外部電極との接続性が悪くなり、所望の特性が得られなくなるおそれがある。
【０００４】
そこで、例えば、特許文献１には、誘電体層と交互に配置される内部電極を含む本体と、前記本体に配置され、前記内部電極と連結される外部電極と、を含み、前記内部電極は、Ｎｉ結晶粒と、前記Ｎｉ結晶粒の内部に分布されたセラミックと、前記Ｎｉ結晶粒を取り囲む第１コーティング層と、前記セラミックを取り囲む第２コーティング層と、を含む、積層型キャパシタが、内部電極の外部成長を抑制し、Ｎｉ結晶粒の内部に存在するコーティングされたセラミックがＮｉの動きを抑制して内部電極の球状化及び内部電極の切れを抑制することにより、厚さが薄いながらも厚さのばらつきが少なく、かつ連結性に優れることが開示されている。
【０００５】
また、特許文献２には、セラミックを主成分とする複数の誘電体層と、Ｎｉを主成分とする複数の内部電極層とが交互に積層され、略直方体形状を有し、前記略直方体形状の対向する２端面に前記複数の内部電極層が交互に露出するように形成された積層チップと、前記２端面に設けられ、Ｎｉを主成分とする外部電極と、を備え、前記複数の内部電極層は、Ｎｉ以外の添加金属元素、および共材を含み、前記添加金属元素の濃度は、前記外部電極よりも前記内部電極層の方が高いセラミック電子部品が、内部電極層と外部電極との接続性を維持することができることが開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１９－１７６１１７号公報
特開２０２３－１３６７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の積層セラミック電子部品では、共材を内部電極層内に残存させることで、内部電極層の焼結を遅延させ、誘電体層の焼結温度で焼結した場合においても内部電極層が過焼結となることを防ぐ。これにより、内部電極層の連続率の低下を抑制することで、内部電極層と外部電極との接続性の低下を抑制することができる。しかしながら、内部電極層に共材が残存することで、内部電極層の抵抗が増大し、信頼性が低下するという問題がある。
【０００８】
本開示は、内部電極層と外部電極との接続性の向上及び信頼性の向上を両立させることができる積層セラミック電子部品及び積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示の一態様によれば、第１軸に沿って積層された複数の誘電体層と、前記第１軸に沿って隣接する前記誘電体層の間にそれぞれ配置された複数の内部電極層と、を有する素体と、前記素体の表面に設けられ、かつ前記内部電極層と電気的に接続された一対の外部電極と、を有し、前記誘電体層は、一般式ＡＢＯ
３－α
（０≦α≦１）で表されるペロブスカイト型構造を有する化合物を含有し、前記内部電極層は、ニッケル及び銅を含有する第１の相と、共材とを含有し、前記第１の相と前記共材との界面に銅が偏析した第１偏析部を有し、前記第１偏析部の銅の濃度は、前記第１の相の銅の濃度より高く、前記外部電極は、ニッケルを含有する、積層セラミック電子部品である。
【発明の効果】
【００１０】
本開示によれば、内部電極層と外部電極との接続性の向上及び信頼性の向上を両立させることができる積層セラミック電子部品及び積層セラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許