特許ウォッチ

公開番号2025158819
公報種別公開特許公報(A)
公開日2025-10-17
出願番号2024061713
出願日2024-04-05
発明の名称半導体装置の製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H01L 21/304 20060101AFI20251009BHJP(基本的電気素子)
要約【課題】不良の発生を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本実施形態による半導体装置の製造方法は、半導体素子が設けられた第1面と、第1面とは反対側の第2面と、を有するウェハの第2面に凹部を形成することにより、第2面に薄板部および薄板部を囲む環状凸部を形成することを具備する。本製造方法は、第2面上に第1膜を形成することを具備する。本製造方法は、薄板部と環状凸部との境界部に第1膜の少なくとも一部が残るように、第1膜の一部を除去することを具備する。
【選択図】図1C
特許請求の範囲【請求項１】
半導体素子が設けられた第１面と、前記第１面とは反対側の第２面と、を有するウェハの前記第２面に凹部を形成することにより、前記第２面に薄板部および前記薄板部を囲む環状凸部を形成し、
前記第２面上に第１膜を形成し、
前記薄板部と前記環状凸部との境界部に前記第１膜の少なくとも一部が残るように、前記第１膜の一部を除去する、
ことを具備する、半導体装置の製造方法。
続きを表示（約 840 文字）【請求項２】
前記第１膜の一部を除去することは、異方性エッチングにより、前記薄板部が露出するまで前記第１膜を除去することを含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１膜の一部を除去することは、
前記第１膜上にマスク材を形成し、
前記マスク材に、前記境界部に応じたパターンを形成し、
前記パターンの前記マスク材をマスクとして、前記第１膜を除去する、
ことを含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１膜は、単層膜である、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記単層膜は、無機絶縁膜または有機絶縁膜である、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１膜は、積層膜である、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記積層膜は、無機絶縁膜、有機絶縁膜、または、それらの組み合わせによる積層膜である、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記無機絶縁膜は、シリコン酸化膜およびシリコン窒化膜の少なくとも一方であり、
前記有機絶縁膜は、ポリイミド膜である、請求項５または請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１膜の一部を除去した後、
前記境界部に残った前記第１膜上および前記第２面上に金属膜を形成し、
前記第１膜を除去し、
前記ウェハから前記環状凸部を除去し、
前記ウェハを複数のチップに個片化する、
ことをさらに具備する、請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記境界部は、前記薄板部の表面と、前記環状凸部の内側面と、が交差する角部である、請求項１に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体デバイス（ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＬＶ－ＭＯＳ（Low-Voltage Metal-Oxide-Semiconductor）等）の製造工程において、ウェハ外周部に環状の厚膜部（リム部）を残し、その内側を研削加工して、ウェハ厚（例えば、Ｓｉ厚）を薄膜化するＴＡＩＫＯ（登録商標）プロセスがある。近年、デバイス特性の向上要求により、ウェハ厚の更なる薄膜化の必要性が高まっている。しかし、ウェハ厚の薄膜化が進むにつれて、リム部とメンブレン部（研削加工された薄膜部）との境界部にかかるストレスの負荷が大きくなる場合がある。特に、裏面電極成膜後または表面電極へのめっき形成後などに、この境界部を起点としてクラックが入り、ウェハが破損する等の不良が発生する場合がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－９４６６１号公報
特開２０２１－１２９０００号公報
特開２００８－９８５２９号公報
特開２０１４－５３５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
不良の発生を抑制することができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体装置の製造方法は、半導体素子が設けられた第１面と、第１面とは反対側の第２面と、を有するウェハの第２面に凹部を形成することにより、第２面に薄板部および薄板部を囲む環状凸部を形成することを具備する。本製造方法は、第２面上に第１膜を形成することを具備する。本製造方法は、薄板部と環状凸部との境界部に第１膜の少なくとも一部が残るように、第１膜の一部を除去することを具備する。
【図面の簡単な説明】
【０００６】
第１実施形態による半導体装置の製造方法の一例を示す断面図である。
図１Ａに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｂに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｃに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｄに続く、半導体装置の製造方法の一例を示す断面図である。
第１実施形態による半導体ウェハの構成の一例を示す上面図である。
第１実施形態による半導体ウェハの構成の一例を示す断面図である。
第１実施形態による応力シミュレーションの一例を示す図である。
第２実施形態による半導体装置の製造方法の一例を示す断面図である。
図５Ａに続く、半導体装置の製造方法の一例を示す断面図である。
図５Ｂに続く、半導体装置の製造方法の一例を示す断面図である。
図５Ｃに続く、半導体装置の製造方法の一例を示す断面図である。
第２実施形態による半導体ウェハの構成の一例を示す断面図である。
第３実施形態による半導体装置の製造方法の一例を示す断面図である。
図７Ａに続く、半導体装置の製造方法の一例を示す断面図である。
図７Ｂに続く、半導体装置の製造方法の一例を示す断面図である。
第３実施形態による半導体ウェハの構成の一例を示す断面図である。
第４実施形態による半導体装置の製造方法の一例を示す断面図である。
図９Ａに続く、半導体装置の製造方法の一例を示す断面図である。
図９Ｂに続く、半導体装置の製造方法の一例を示す断面図である。
図９Ｃに続く、半導体装置の製造方法の一例を示す断面図である。
図９Ｄに続く、半導体装置の製造方法の一例を示す断面図である。
第４実施形態による半導体ウェハの構成の一例を示す上面図である。
第４実施形態による半導体ウェハの構成の一例を示す断面図である。
第４実施形態による応力シミュレーションの一例を示す図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１Ａ～図１は、第１実施形態による半導体装置の製造方法の一例を示す断面図である。
【０００９】
半導体ウェハＷは、第１面Ｆ１と、第１面とは反対側の第２面Ｆ２と、を有する。第１面Ｆ１には、半導体素子Ｅが設けられる。尚、図１Ａに示す工程の前に、第１面Ｆ１に、半導体素子Ｅを保護する保護膜（図示せず）が形成される。
【００１０】
まず、図１Ａに示すように、半導体ウェハＷの第２面Ｆ２に凹部Ｒを形成することにより、第２面Ｆ２に薄板部Ｆ２ａ（メンブレン部）および環状凸部Ｆ２ｂ（リム部）を形成する。リム部Ｆ２ｂは、半導体ウェハＷの外周部において、メンブレン部Ｆ２ａを囲むように形成される。凹部Ｒは、半導体ウェハＷに略垂直な方向から見て、少なくとも半導体素子Ｅと重なる、第２面Ｆ２の中央部の領域に形成される。凹部Ｒは、第２面Ｆ２側から見て、例えば、略円形である（図２を参照）。
（【００１１】以降は省略されています）

関連特許