特許ウォッチ

公開番号2025164946
公報種別公開特許公報(A)
公開日2025-10-30
出願番号2025144696,2023188343
出願日2025-09-01,2019-03-29
発明の名称撮像素子
出願人株式会社ニコン
代理人藤央弁理士法人
主分類H04N 25/633 20230101AFI20251023BHJP(電気通信技術)
要約【課題】黒レベル補正の高精度化を図ること。
【解決手段】撮像素子は、第1光電変換部と第1回路部とを含み、第1方向と第2方向とに配列された複数の第1画素と、複数の第1画素を制御する信号が出力される第1制御線と、複数の第1画素で生成された信号を出力する第1出力線と、を有する撮像領域と、遮光された第2光電変換部と第2回路部とを含み、第1方向と第2方向とに配列された複数の第2画素と、第2画素を制御する信号が出力される第2制御線と、複数の第2画素で生成された信号を出力する第2出力線と、を有する複数の遮光画素領域と、を備え、遮光画素領域は、撮像領域が有するすべての第1画素が内含される領域の外側に配置され、複数の撮像領域の各々に異なる制御条件が設定可能な撮像画素領域と、複数の遮光画素領域の各々に参照元の撮像領域と同一の制御条件が設定可能な光学的黒画素領域と、を有する。
【選択図】図6
特許請求の範囲【請求項１】
光学系からの光を受光し電荷に変換する第１光電変換部と前記第１光電変換部に接続される第１回路部とを含み、第１方向と前記第１方向と交差する第２方向とに配列された複数の第１画素と、前記複数の第１画素に接続され、前記複数の第１画素を制御する信号が出力される第１制御線と、前記複数の第１画素に接続され、前記複数の第１画素で生成された信号を出力する第１出力線と、を有する撮像領域と、
遮光された第２光電変換部と前記第２光電変換部に接続される第２回路部とを含み、前記第１方向と前記第２方向とに配列された複数の第２画素と、前記複数の第２画素に接続され前記第２画素を制御する信号が出力される第２制御線と、前記複数の第２画素に接続され、前記複数の第２画素で生成された信号を出力する、前記第１出力線と異なる第２出力線と、を有する複数の遮光画素領域と、を備え、
前記遮光画素領域は、前記撮像領域が有する前記第１制御線に接続された、前記撮像領域が有するすべての前記第１画素が内含される領域の外側に配置され、
前記撮像領域を複数有し、複数の前記撮像領域の各々に異なる制御条件が設定可能な撮像画素領域と、
前記複数の遮光画素領域の各々に参照元の撮像領域と同一の制御条件が設定可能な光学的黒画素領域と、
を有する撮像素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
特許文献１は、フォトダイオードが配置されたオプチカルブラック領域と、フォトダイオードが配置されていないオプチカルブラック領域とを有する電荷結合素子を開示する。しかしながら、特許文献１の電荷結合素子は、異なる制御条件が設定された複数の画素領域については考慮されていない。
【先行技術文献】
【特許文献】
【０００３】
特開２００６‐３０３８５６号公報
【発明の概要】
【０００４】
撮像素子は、光学系からの光を受光し電荷に変換する第１光電変換部と前記第１光電変換部に接続される第１回路部とを含み、第１方向と前記第１方向と交差する第２方向とに配列された複数の第１画素と、前記複数の第１画素に接続され、前記複数の第１画素を制御する信号が出力される第１制御線と、前記複数の第１画素に接続され、前記複数の第１画素で生成された信号を出力する第１出力線と、を有する撮像領域と、遮光された第２光電変換部と前記第２光電変換部に接続される第２回路部とを含み、前記第１方向と前記第２方向とに配列された複数の第２画素と、前記複数の第２画素に接続され前記第２画素を制御する信号が出力される第２制御線と、前記複数の第２画素に接続され、前記複数の第２画素で生成された信号を出力する、前記第１出力線と異なる第２出力線と、を有する複数の遮光画素領域と、を備え、前記遮光画素領域は、前記撮像領域が有する前記第１制御線に接続された、前記撮像領域が有するすべての前記第１画素が内含される領域の外側に配置され、前記撮像領域を複数有し、複数の前記撮像領域の各々に異なる制御条件が設定可能な撮像画素領域と、前記複数の遮光画素領域の各々に参照元の撮像領域と同一の制御条件が設定可能な光学的黒画素領域と、を有する。
【図面の簡単な説明】
【０００５】
図１は、積層型撮像素子の断面図である。
図２は、撮像チップの画素配列を説明する図である。
図３は、撮像チップの回路図である。
図４は、撮像素子の構成例を示すブロック図である。
図５は、電子機器のブロック構成例を示す説明図である。
図６は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。
図７は、行方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。
図８は、列方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。
図９は、ブロックの動作を示すタイミングチャートである。
図１０は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。
図１１は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係３を示す説明図である。
図１２は、ＰＤ有り光学的黒画素の他の例を示すブロック図である。
図１３は、実施例２にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。
図１４は、実施例２にかかる補正テーブルの一例を示す説明図である。
図１５は、列方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。
図１６は、実施例３にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。
図１７は、実施例３にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。
図１８は、実施例４にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。
図１９は、実施例４にかかる補正テーブルの一例を示す説明図である。
図２０は、行方向における撮像画素領域と光学的黒画素領域の回路構成を示す回路図である。
図２１は、実施例５にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。
図２２は、実施例５にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。
図２３は、実施例６にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係１を示す説明図である。
図２４は、実施例６にかかる撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係２を示す説明図である。
図２５は、実施例６にかかる補正テーブルの一例を示す説明図である。
図２６は、撮像画素領域の制御条件と光学的黒画素領域の制御条件との関係を示す説明図である。
図２７は、実施例７にかかる補正テーブルの一例を示す説明図である。
【発明を実施するための形態】
【０００６】
＜撮像素子の構成例＞
本明細書の実施例に示す電子機器に搭載される撮像素子は積層型撮像素子である。この積層型撮像素子は、複数の異なる撮像領域ごとに異なる撮像条件（制御条件）が設定可能である。初めに、複数の異なる撮像領域ごとに異なる撮像条件（制御条件）が設定可能な積層型撮像素子の構造について説明する。なお、この積層型撮像素子は、本願出願人が先に出願した特願２０１２－１３９０２６号に記載されているものである。電子機器は、たとえば、デジタルカメラやデジタルビデオカメラなどの撮像装置である。
【０００７】
図１は、積層型撮像素子１００の断面図である。積層型撮像素子（以下、単に、「撮像素子」）１００は、入射光に対応した画素信号を出力する裏面照射型撮像チップ（以下、単に、「撮像チップ」）１１３と、画素信号を処理する信号処理チップ１１１と、画素信号を記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕなどの導電性を有するバンプ１０９により互いに電気的に接続される。
【０００８】
なお、図１に示すように、入射光は主に白抜き矢印で示すＺ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。また、座標軸１２０に示すように、Ｚ軸に直交する紙面左方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。以降のいくつかの図においては、図１の座標軸１２０を基準として、それぞれの図の向きがわかるように座標軸１２０を表示する。
【０００９】
撮像チップ１１３の一例は、裏面照射型のＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。ＰＤ（フォトダイオード）層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、二次元的に配され、入射光に応じた電荷を蓄積する複数のＰＤ１０４、および、ＰＤ１０４に対応して設けられたトランジスタ１０５を有する。
【００１０】
ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２の配列については後述する。カラーフィルタ１０２、ＰＤ１０４およびトランジスタ１０５の組が、一つの画素を形成する。
（【００１１】以降は省略されています）

関連特許