特許ウォッチ

公開番号2025099957
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023216980
出願日2023-12-22
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H10D 84/80 20250101AFI20250626BHJP()
要約【課題】ゲート絶縁型のトランジスタと検温ダイオードとを有する半導体装置において、大幅な工程の追加を伴わずに、検温ダイオードの順方向出力電圧を安定化することを可能にする。
【解決手段】検温ダイオード120の下層側において、トレンチ131は、半導体基板101に周期的に形成される。ソースフィールドプレート133は、トレンチ131の内部に絶縁膜を介して配置される。P型拡散層134は、隣接するトレンチ131の間に形成される。ソースフィールドプレート133及びP型拡散層134はソース電位に接続される。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の半導体基板と、
前記半導体基板に形成される、スプリットゲート構造を有するゲート絶縁型のトランジスタと、
温度測定用のダイオードと、
前記半導体基板に形成される前記ダイオードの下部構造とを有し、
前記ダイオードの下部構造は、
前記半導体基板に周期的に形成されるトレンチの内部に絶縁膜を介して配置され、ソース電位が与えられるソースフィールドプレートと、
隣接する前記トレンチの間に形成され、前記ソース電位が与えられる、前記第１導電型とは反対の導電型である第２導電型の拡散層と、
前記ソースフィールドプレート及び前記拡散層を覆い、上部に前記ダイオードが形成されるダイオード下部絶縁膜とを有する、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記トランジスタは、
前記半導体基板に周期的に形成されるトレンチの内部に絶縁膜を介して配置されるソースフィールドプレート及びゲート電極と、
隣接する前記トレンチの間に形成され、前記半導体基板の深さ方向に積層される第１導電型の拡散層、及び前記第２導電型の拡散層とを有する、請求項１に記載の半導体装置。
【請求項３】
前記ダイオードの下部構造の前記トレンチは、前記トランジスタの前記トレンチを形成する工程において前記半導体基板に形成され、
前記ダイオードの下部構造の前記ソースフィールドプレートは、前記トランジスタの前記ソースフィールドプレートを形成する工程において形成され、
前記ダイオードの下部構造の前記第２導電型の拡散層は、前記トランジスタの前記第２導電型の拡散層を形成する工程で形成される、請求項２に記載の半導体装置。
【請求項４】
前記ダイオードの下部構造の前記トレンチのピッチは、前記トランジスタの前記トレンチのピッチよりも広い、請求項２に記載の半導体装置。
【請求項５】
前記ダイオードの下部構造の前記トレンチの底部に注入されるボロンを更に有する、請求項１に記載の半導体装置。
【請求項６】
第１導電型の半導体基板と、
前記半導体基板に形成される、スプリットゲート構造を有するゲート絶縁型のトランジスタと、
温度測定用のダイオードと、
前記半導体基板に形成される前記ダイオードの下部構造とを有し、
前記ダイオードの下部構造は、
ソース電位が与えられるソースフィールドプレートであって、前記半導体基板に周期的に形成されるトレンチの内部に絶縁膜を介して配置される第１の部分と、前記半導体基板の表面上に絶縁膜を介して配置される平板状の第２の部分とを有するソースフィールドプレートと、
前記半導体基板の表面及び前記ソースフィールドプレートを覆い、上部に前記ダイオードが形成されるダイオード下部絶縁膜とを有する、半導体装置。
【請求項７】
前記トランジスタは、
前記半導体基板に周期的に形成されるトレンチの内部に絶縁膜を介して配置されるソースフィールドプレート及びゲート電極と、
隣接する前記トレンチの間に形成され、前記半導体基板の深さ方向に積層される第１導電型の拡散層、及び前記第２導電型の拡散層とを有する、請求項６に記載の半導体装置。
【請求項８】
前記ダイオードの下部構造の前記トレンチは、前記トランジスタの前記トレンチを形成する工程において前記半導体基板に形成され、
前記ダイオードの下部構造の前記ソースフィールドプレートは、前記トランジスタの前記ソースフィールドプレートを形成する工程において形成される請求項７に記載の半導体装置。
【請求項９】
前記ダイオードの下部構造の前記トレンチの底部に注入されるボロンを更に有する、請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関し、例えば温度測定用のダイオードを含む半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
関連技術として、特許文献１は、半導体装置を開示する。特許文献１に記載の半導体装置は、半導体基板と、半導体基板の温度を検出するためのポリシリコンダイオード（以下、検温ダイオードとも呼ぶ）とを有する。半導体基板は、チップ中央部に、パワーＭＯＳ（Metal Oxide Semiconductor）ＦＥＴ（Field Effect Transistor）などの絶縁ゲート型パワートランジスタが配置されるセル領域を有する。半導体基板端とセル領域との間は、環状のＰウエル領域で埋められている。ポリシリコンダイオードは、環状のＰウエル領域に配置される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１０３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の半導体装置では、検温ダイオードであるポリシリコンダイオードの下層にＰウエル領域が形成されている。この場合、Ｐウエル領域にソース電位が与えられることで、ドレイン電圧又は基板電圧変動の影響を受けて検温ダイオードの出力が不安定になることを抑制できる。しかしながら、絶縁ゲート型パワートランジスタを形成する工程は、Ｐウエル領域を形成する工程を含むとは限らない。絶縁ゲート型パワートランジスタを形成する工程がＰウエルを形成する工程を含まない場合、検温ダイオードの出力安定のためだけに、Ｐウエルを形成する工程を追加する必要がある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置が提供される。半導体装置は、ゲート絶縁型トランジスタと、検温ダイオードと、検温ダイオードの下部構造とを有する。検温ダイオードの下部構造は、周期的に形成されるトレンチ内に配置されるソースフィールドプレートと、隣接するトレンチの間に形成される拡散層とを含む。ソースフィールドプレート及び拡散層はソース電位に接続される。
【発明の効果】
【０００７】
前記一実施の形態によれば、ゲート絶縁型のトランジスタと検温ダイオードとを有する半導体装置において、大幅な工程の追加を伴わずに、検温ダイオードの順方向出力電圧を安定化できる。
【図面の簡単な説明】
【０００８】
図１は、本開示の実施形態１に係る半導体装置の断面構造の例を示す断面図である。
図２は、検温ダイオードの平面構造の例を示す上面図である。
図３は、半導体装置の製造工程における断面を示す。
図４は、半導体装置の製造工程における断面を示す。
図５は、半導体装置の製造工程における断面を示す断面図である。
図６は、半導体装置の製造工程における断面を示す断面図である。
図７は、半導体装置の製造工程における断面を示す断面図である。
図８は、半導体装置の製造工程における断面を示す断面図である。
図９は、半導体装置の製造工程における断面を示す断面図である。
図１０は、半導体装置の製造工程における断面を示す断面図である。
図１１は、半導体装置の製造工程における断面を示す断面図である。
図１２は、半導体装置の製造工程における断面を示す断面図である。
図１３は、半導体装置の製造工程における断面を示す断面図である。
図１４は、半導体装置の製造工程における断面を示す断面図である。
図１５は、半導体装置の製造工程における断面を示す断面図である。
図１６は、本開示の実施形態２に係る半導体装置の断面構造の例を示す断面図である。
図１７は、半導体装置の製造工程における断面を示す断面図である。
図１８は、本開示の実施形態３に係る半導体装置の断面構造の例を示す断面図である。
図１９は、検温ダイオードの平面構造の例を示す上面図である。
図２０は、半導体装置の製造工程における断面を示す断面図である。
図２１は、半導体装置の製造工程における断面を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、上記課題を解決するための手段を適用した実施形態を詳細に説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、応用例、詳細説明、又は補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、及び範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
（【００１１】以降は省略されています）

関連特許