特許ウォッチ

公開番号2025100248
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023217475
出願日2023-12-22
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H10D 30/60 20250101AFI20250626BHJP()
要約【課題】高性能の半導体装置を提供すること。
【解決手段】本開示に係る半導体装置は、第1の方向に沿って設けられた複数のトレンチ20を有する半導体基板10と、第1の方向において交互に配置された凹部21aと間引き部21bとを備え、トレンチ20に設けられたFP電極21と、FP電極21上に設けられた酸化膜23と、酸化膜23上に形成され、それぞれの凹部21aに配置されたゲート電極22と、を備え、隣接するトレンチ20において、ゲート電極22が第1の方向にずれて配置されている。
【選択図】図2
特許請求の範囲【請求項１】
第１の方向に沿って設けられた複数のトレンチを有する半導体基板と、
前記第１の方向において交互に配置された凹部と間引き部とを備え、前記トレンチに設けられたフィールドプレート電極と、
前記フィールドプレート電極上に設けられた酸化膜と、
前記酸化膜上に形成され、それぞれの前記凹部に配置されたゲート電極と、を備え、
隣接する前記トレンチにおいて、前記ゲート電極が第１の方向にずれて配置されている半導体装置。
続きを表示（約 970 文字）【請求項２】
前記フィールドプレート電極は、前記第１の方向における終端部において、前記半導体基板の表面側にせり上がった引き上げ部を有する請求項１に記載の半導体装置。
【請求項３】
１つの前記トレンチにおいて、複数の前記凹部に配置された前記ゲート電極を接続するように設けられたゲート接続電極をさらに備えた請求項２に記載の半導体装置。
【請求項４】
前記間引き部が、前記引き上げ部よりも低く形成されており、
前記ゲート接続電極は、前記トレンチ内において、チャネル深さよりも浅い領域に形成され、
前記ゲート接続電極は、隣接する前記凹部に設けられた前記ゲート電極を接続するように、前記間引き部に形成されている請求項３に記載の半導体装置。
【請求項５】
隣接する前記トレンチの前記ゲート電極は、前記第１の方向において端部が重複するように形成されている請求項４に記載の半導体装置。
【請求項６】
前記間引き部が、前記引き上げ部と同じ高さで形成されており、
前記ゲート接続電極が、前記トレンチ内において、チャネル深さよりも浅い領域に形成され、
平面視で前記第１の方向と直交する第２の方向において、前記ゲート接続電極が前記フィールドプレート電極の両側に配置されている請求項３に記載の半導体装置。
【請求項７】
隣接する前記トレンチの前記ゲート電極は、前記第１の方向において端部が重複するように形成されている請求項６に記載の半導体装置。
【請求項８】
前記ゲート接続電極が、前記半導体基板の表面よりも高い位置に形成されており、
平面視において、前記ゲート接続電極が、複数の前記凹部に渡って形成されるよう、前記第１の方向に沿って設けられている請求項３に記載の半導体装置。
【請求項９】
隣接する前記トレンチの前記ゲート電極は、前記第１の方向において端部が重複するように形成されている請求項８に記載の半導体装置。
【請求項１０】
前記トレンチにおいて、複数の前記ゲート電極が第１の方向に互いに離間して設けられている請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関し、特にフィールドプレート電極を備えたＭＯＳトランジスタ等の半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、トレンチゲート型のＭＯＳＦＥＴ（Metal-oxide-semiconductor field-effect transistor）が開示されている。このＭＯＳＦＥＴは、半導体基板上に設けられたソース電極と、基板の裏面側に設けられたドレイン電極とを備えている。さらに、ＭＯＳＦＥＴは、トレンチ長手方向に延伸したゲート電極を備えている。また、実施の形態では、ＭＯＳＦＥＴが、ゲート電極の下方に埋込電極を形成したトレンチフィールドプレート構造となっている
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１４９４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなＭＯＳトランジスタ等の半導体装置では、さらなる高性能化が望まれている。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本開示の一態様にかかる半導体装置は、第１の方向に沿って設けられた複数のトレンチを有する半導体基板と、前記第１の方向において交互に配置された凹部と間引き部とを備え、前記トレンチに設けられたフィールドプレート電極と、前記フィールドプレート電極上に設けられた酸化膜と、前記酸化膜上に形成され、それぞれの前記凹部に配置されたゲート電極と、を備え、隣接する前記トレンチにおいて、前記ゲート電極が第１の方向にずれて配置されている。
【発明の効果】
【０００７】
本開示は、高性能な半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
実施の形態１にかかるＭＯＳトランジスタの構成を模式的に示す上面図である。
実施の形態１にかかるＭＯＳトランジスタの構成を模式的に示すＸＺ断面図である。
実施の形態１にかかるＭＯＳトランジスタの構成を模式的に示すＹＺ断面図である。
実施の形態２にかかるＭＯＳトランジスタの構成を模式的に示す上面図である。
実施の形態２にかかるＭＯＳトランジスタの構成を模式的に示すＸＺ断面図である。
実施の形態２にかかるＭＯＳトランジスタの構成を模式的に示すＹＺ断面図である。
実施の形態３にかかるＭＯＳトランジスタの構成を模式的に示す上面図である。
実施の形態３にかかるＭＯＳトランジスタの構成を模式的に示すＸＺ断面図である。
実施の形態３にかかるＭＯＳトランジスタの構成を模式的に示すＹＺ断面図である。
変形例１にかかるＭＯＳトランジスタの構成を模式的に示すＹＺ断面図である。
製造工程におけるトレンチの構成を模式的に示す斜視図である。
ＭＯＳトランジスタの特性を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１０】
実施の形態１
本実施の形態にかかるＭＯＳトランジスタは、半導体基板に形成されたトレンチを有するトレンチゲートＭＯＳＦＥＴである。例えば、ＭＯＳトランジスタは縦型のパワーデバイスとなる。ＭＯＳトランジスタの構成について、図１～図３を用いて説明する。図１はＭＯＳトランジスタ１００の構成を模式的に示すＸＹ平面図である。図２は、図１のＩＩ－ＩＩ断面を模式的に示すＸＺ断面図である。図３は図１のＩＩＩ－ＩＩＩ断面を模式的に示すＹＺ断面図である。
（【００１１】以降は省略されています）

関連特許