特許ウォッチ

公開番号2025099545
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023216267
出願日2023-12-21
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 84/80 20250101AFI20250626BHJP()
要約【課題】トランジスタの保護機能を有し小型化された半導体装置を提供する。
【解決手段】
本開示の半導体装置は、同一基板内に形成された第1トランジスタQP及び第2トランジスタQNを備え、第1トランジスタQPは、P型の第1ソース領域と、P型の第1ドレイン領域と、を備えたPチャネル型の電界効果トランジスタであり、第2トランジスタQNは、N型の第2ソース領域と、N型の第2ドレイン領域と、を備えたNチャネル型の電界効果トランジスタであり、第1トランジスタQPの第1ドレイン領域(第1P型半導体領域6)は、第2トランジスタQNの第2ソース領域(第2N型半導体領域5)に隣接する位置まで延びており、第2トランジスタQNの第2ドレイン領域(第1N型半導体領域4)は、第1トランジスタQPの第1ソース領域(第2P型半導体領域10)に隣接する位置まで延びている。
【選択図】図1
特許請求の範囲【請求項１】
同一基板内に形成された第１トランジスタ及び第２トランジスタを備え、
前記第１トランジスタは、
Ｐ型の第１ソース領域と、
Ｐ型の第１ドレイン領域と、
を備えたＰチャネル型の電界効果トランジスタであり、
前記第２トランジスタは、
Ｎ型の第２ソース領域と、
Ｎ型の第２ドレイン領域と、
を備えたＮチャネル型の電界効果トランジスタであり、
前記第１トランジスタの前記第１ドレイン領域は、前記第２トランジスタの前記第２ソース領域に隣接する位置まで延びており、
前記第２トランジスタの前記第２ドレイン領域は、前記第１トランジスタの前記第１ソース領域に隣接する位置まで延びている、
半導体装置。
続きを表示（約 940 文字）【請求項２】
前記第１トランジスタの前記第１ソース領域は、第１Ｎウエル領域内に形成され、
前記第１トランジスタの前記第１ドレイン領域は、第１Ｐウエル領域内に形成され、
前記第１ドレイン領域と前記第１Ｎウエル領域との間には、第１絶縁領域が介在している、
請求項１に記載の半導体装置。
【請求項３】
前記第２トランジスタの前記第２ソース領域は、第２Ｐウエル領域内に形成され、
前記第２トランジスタの前記第２ドレイン領域は、第２Ｎウエル領域内に形成され、
前記第２ドレイン領域と、前記第２Ｐウエル領域との間には、第２絶縁領域が介在している、
請求項２に記載の半導体装置。
【請求項４】
前記第１Ｐウエル領域と前記第２Ｐウエル領域は共通のＰ型ウエル領域であって連続しており、
前記第１Ｎウエル領域と前記第２Ｎウエル領域は共通のＮ型ウエル領域であって連続しており、
前記第１絶縁領域と前記第２絶縁領域は共通の絶縁領域であって連続している、
請求項３に記載の半導体装置。
【請求項５】
前記第１絶縁領域及び前記第２絶縁領域の半導体基板表面からの深さ方向の厚みＤＺは、０．０１μｍ以上１μｍ以下である、
請求項４に記載の半導体装置。
【請求項６】
前記第１トランジスタは、
前記第１ソース領域と前記第１ドレイン領域の間のチャネルを制御する第１ゲート電極を備え、
前記第１ゲート電極は、
前記第１ソース領域と前記第１ドレイン領域との間の領域における、前記第１Ｎウエル領域、前記第１Ｐウエル領域、及び、前記第１絶縁領域を覆うように設けられ、
前記第２トランジスタは、
前記第２ソース領域と前記第２ドレイン領域の間のチャネルを制御する第２ゲート電極を備え、
前記第２ゲート電極は、
前記第２ソース領域と前記第２ドレイン領域との間の領域における、前記第２Ｐウエル領域、前記第２Ｎウエル領域、及び、前記第２絶縁領域を覆うように設けられている、
請求項３～５のいずれか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関するものである。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特許文献１は、横方向二重拡散金属酸化膜半導体（ＬＤＭＯＳ）電界効果トランジスタを含む半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２１／０２８０７１３号明細書
【０００４】
［概要］
本開示は、トランジスタの保護機能を有し小型化された半導体装置を提供する。
【０００５】
本開示の半導体装置は、同一基板内に形成された第１トランジスタ及び第２トランジスタを備え、前記第１トランジスタは、Ｐ型の第１ソース領域と、Ｐ型の第１ドレイン領域と、を備えたＰチャネル型の電界効果トランジスタであり、前記第２トランジスタは、Ｎ型の第２ソース領域と、Ｎ型の第２ドレイン領域と、を備えたＮチャネル型の電界効果トランジスタであり、前記第１トランジスタの前記第１ドレイン領域は、前記第２トランジスタの前記第２ソース領域に隣接する位置まで延びており、前記第２トランジスタの前記第２ドレイン領域は、前記第１トランジスタの前記第１ソース領域に隣接する位置まで延びている。
【図面の簡単な説明】
【０００６】
図１は、一部分解して示す半導体装置の斜視図である。
図２は、図１に示した半導体装置のＡ－Ａ矢印断面図である。
図３は、図１に示した半導体装置のＡ－Ａ矢印断面図である。
図４は、図１に示した半導体装置のＢ－Ｂ矢印断面図である。
図５は、図１に示した半導体装置のＢ－Ｂ矢印断面図である。
図６は、半導体装置の回路図である。
図７は、半導体装置の平面図（図７（Ａ））及びウエル領域の水平断面構成を示す図（図７（Ｂ））である。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、一部分解して示す半導体装置の斜視図である。
【０００９】
半導体装置１００は、半導体基板１を備えている。ＸＹＺ三次元直交座標系を設定する。半導体基板１の厚み方向をＺ軸方向とする。半導体基板１の表面から深部に向かう深さ方向をＺ軸の正方向とする。Ｚ軸に垂直な幅方向をＸ軸方向とする。Ｚ軸及びＸ軸の双方に垂直な長さ方向をＹ軸方向とする。半導体装置１００は、Ｚ軸方向から見た平面視において、幅方向（Ｘ軸方向）の中心位置を通り、長さ方向（Ｙ軸方向）に沿って延びたＰ型半導体領域６を備えている。同図において、Ｐ型半導体領域６は、基板表面を、左側領域（第１領域）と、右側領域（第２領域）の２つに分割している。
【００１０】
半導体装置１００は、同一基板内に形成された第１トランジスタＱＰと、第２トランジスタＱＮを備えている。
（【００１１】以降は省略されています）

関連特許