特許ウォッチ

公開番号2025100807
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025069734,2022519950
出願日2025-04-21,2021-04-30
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 30/66 20250101AFI20250626BHJP()
要約【課題】信頼性が向上された半導体装置を提供する。
【解決手段】半導体装置は、主面を有する半導体層と、前記半導体層に設けられたアクティブ領域と、前記半導体層において前記アクティブ領域外の領域に設けられた非アクティブ領域と、前記アクティブ領域に形成された複数のゲート構造と、複数の前記ゲート構造を被覆するように前記主面の上に形成された絶縁層と、複数の前記ゲート構造に電気的に接続されるように前記絶縁層の上に配置され、平面視において前記非アクティブ領域に重なるゲート主電極と、前記ゲート主電極から間隔を空けて前記絶縁層の上に配置された電流導通電極と、前記ゲート主電極に電気的に接続されるように前記ゲート主電極および前記電流導通電極の上方に配置され、平面視において前記アクティブ領域および前記非アクティブ領域に重なるゲートパッド電極と、を含む。
【選択図】図2
特許請求の範囲【請求項１】
主面を有する半導体層と、
前記半導体層に設けられたアクティブ領域と、
前記半導体層において前記アクティブ領域外の領域に設けられた非アクティブ領域と、
前記アクティブ領域に形成された複数のゲート構造と、
複数の前記ゲート構造を被覆するように前記主面の上に形成された絶縁層と、
複数の前記ゲート構造に電気的に接続されるように前記絶縁層の上に配置され、平面視において前記非アクティブ領域に重なるゲート主電極と、
前記ゲート主電極から間隔を空けて前記絶縁層の上に配置された電流導通電極と、
前記ゲート主電極に電気的に接続されるように前記ゲート主電極および前記電流導通電極の上方に配置され、平面視において前記アクティブ領域および前記非アクティブ領域に重なるゲートパッド電極と、を含み、
前記アクティブ領域は、平面視において間隔を空けて前記半導体層に設けられた複数の分割領域を含み、
前記非アクティブ領域は、平面視において前記半導体層において複数の前記分割領域の間に位置する部分を含み、
前記ゲート主電極は、平面視において前記非アクティブ領域における複数の前記分割領域の間に位置する部分に重なる部分を含み、
前記ゲートパッド電極は、平面視において前記非アクティブ領域における複数の前記分割領域の間に位置する部分に重なる部分を含む、半導体装置。
続きを表示（約 670 文字）【請求項２】
前記ゲート主電極は、平面視においてライン状に形成されている、請求項１に記載の半導体装置。
【請求項３】
前記ゲートパッド電極は、平面視において第１面積で前記ゲート主電極に接続された接続部、および、平面視において前記第１面積を超える第２面積を有する電極面を含む、請求項１または２に記載の半導体装置。
【請求項４】
前記ゲートパッド電極は、平面視において複数の前記分割領域に重なっている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記ゲートパッド電極の前記電極面は、外部に露出している、請求項３に記載の半導体装置。
【請求項６】
前記ゲート主電極は、前記絶縁層の上にライン状に形成されている、請求項１～５のいずれか一項に記載の半導体装置。
【請求項７】
前記電極面の前記第２面積は、前記ゲート主電極の面積を超えている、請求項３または５に記載の半導体装置。
【請求項８】
前記ゲートパッド電極は、平面視において前記電流導通電極の一部に重なっている、請求項１～７のいずれか一項に記載の半導体装置。
【請求項９】
前記電流導通電極の上に配置された電流導通パッド電極をさらに含む、請求項３または７に記載の半導体装置。
【請求項１０】
前記電流導通パッド電極は、平面視において前記ゲート主電極の一部に重なっている、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この出願は、２０２０年５月８日に日本国特許庁に提出された特願２０２０－０８２７５０号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明は、半導体装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
特許文献１は、ＩＧＢＴのゲート電極に電気的に接続されたゲートパッドを含む半導体装置を開示している。特許文献２は、ＳｉＣにより構成された半導体層を備える縦型の半導体装置に関する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－４８６４号公報
特開２０１２－７９９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に係る半導体装置は、ゲート電極への給電を行うためのゲートパッドを備える。ゲートパッドには、ワイヤボンディングが行われるため、一定以上の大きさが必要になる。しかしながら、ゲートパッドの直下の領域は、トランジスタとして動作させることができない非アクティブ領域である。このため、パッドの大きさを確保した場合には、トランジスタとして動作可能な動作領域（アクティブ領域）が狭くなるという問題がある。
【０００５】
そこで、本発明の一実施形態は、動作領域を広く確保できる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、縦型トランジスタを含む半導体装置であって、第１主面、および、当該第１主面の反対側の第２主面を有し、ＳｉＣを主成分として含む半導体層と、前記第１主面に設けられた、前記縦型トランジスタの制御電極と、前記第１主面に、前記制御電極から間隔を空けて設けられた、前記縦型トランジスタの第１主電極と、前記第２主面に設けられた、前記縦型トランジスタの第２主電極と、前記第１主面の一部を覆う第１電極と、平面視において前記第１電極から間隔を空けて設けられた第２電極と、平面視において前記第１電極に重なり、かつ、前記第１電極に電気的に接続された第１電極パッドとを備え、前記第１電極は、平面視において、前記第１電極パッドより小さい半導体装置を提供する。
【０００７】
本発明の一実施形態は、主面を有し、ＳｉＣを主成分に含む半導体層と、前記主面に形成されたゲート構造と、前記ゲート構造を被覆するように前記主面の上に形成された絶縁層と、前記絶縁層の上に配置され、前記ゲート構造に電気的に接続されたゲート主電極と、前記ゲート主電極に接続されるように前記ゲート主電極の上に配置され、平面視において第１面積で前記ゲート主電極に接続された接続部、および、平面視において前記第１面積を超える第２面積を有する電極面を含むゲートパッド電極と、を含む、半導体装置を提供する。
【０００８】
本発明の一実施形態は、主面を有する半導体層と、前記半導体層に設けられたアクティブ領域と、前記半導体層において前記アクティブ領域外の領域に設けられた非アクティブ領域と、前記アクティブ領域に形成された複数のゲート構造と、複数の前記ゲート構造を被覆するように前記主面の上に形成された絶縁層と、複数の前記ゲート構造に電気的に接続されるように前記絶縁層の上に配置され、平面視において前記非アクティブ領域に重なるゲート主電極と、前記ゲート主電極に電気的に接続されるように前記ゲート主電極の上方に配置され、平面視において前記アクティブ領域および前記非アクティブ領域に重なるゲートパッド電極と、を含む、半導体装置を提供する。前記半導体装置が、前記ゲート主電極から間隔を空けて前記絶縁層の上に配置された電流導通電極をさらに備えていてもよい。前記ゲートパッド電極が、前記ゲート主電極および前記電流導通電極の上方に配置されていてもよい。
【０００９】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１０】
図１は、第１実施形態に係る半導体装置に含まれる縦型トランジスタを示す断面図である。
図２は、図１に示す半導体装置の断面図である。
図３は、図１に示す半導体装置の平面図である。
図４は、図２に示すIV-IV線に沿う平面図である。
図５は、図２に示すV-V線に沿う平面図である。
図６Ａは、図１に示す半導体装置の製造方法の一工程を示す断面図である。
図６Ｂは、図６Ａの後の工程を示す断面図である。
図６Ｃは、図６Ｂの後の工程を示す断面図である。
図６Ｄは、図６Ｃの後の工程を示す断面図である。
図６Ｅは、図６Ｄの後の工程を示す断面図である。
図６Ｆは、図６Ｅの後の工程を示す断面図である。
図６Ｇは、図６Ｆの後の工程を示す断面図である。
図６Ｈは、図６Ｇの後の工程を示す断面図である。
図７は、第２実施形態に係る半導体装置の断面図である。
図８は、図７に示す半導体装置の平面図である。
図９は、図７に示すIX-IX線に沿う平面図である。
図１０は、第２実施形態に係る半導体装置の変形例を示す平面図である。
図１１は、図１０に示す半導体装置の電極上面を示す平面図である。
図１２は、第３実施形態に係る半導体装置の要部を示す断面図である。
図１３は、図１２に示す半導体装置の平面図である。
図１４は、図１２に示すXIV-XIV線に沿う平面図である。
図１５は、第３実施形態に係る半導体装置の変形例を示す平面図である。
図１６は、図１５に示す半導体装置の電極上面を示す平面図である。
図１７は、第４実施形態に係る半導体パッケージの一例を示す背面図である。
図１８は、図１７に示す半導体パッケージの内部構造を示す正面図である。
図１９は、第４実施形態に係る半導体パッケージの他の例を示す正面図である。
図２０は、前述の各実施形態の第１変形例に係る半導体装置の要部を示す断面図である。
図２１は、前述の各実施形態の第２変形例に係る半導体装置の要部を示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許