特許ウォッチ

公開番号2025100904
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025072415,2021548328
出願日2025-04-24,2020-05-21
発明の名称電力変換回路、パワーモジュール、コンバータ、及びインバータ
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H02M 3/155 20060101AFI20250626BHJP(電力の発電,変換,配電)
要約【課題】スイッチング素子及び同期整流素子の短絡を抑制しつつ、かつ、電力損失を低減する。
【解決手段】スイッチングトランジスタと同期整流トランジスタが直列に接続され、前記スイッチングトランジスタのソースのインダクタンスが、前記同期整流トランジスタのソースのインダクタンスより小さい電力変換回路。
【選択図】図1
特許請求の範囲【請求項１】
スイッチングトランジスタと同期整流トランジスタが直列に接続され、前記スイッチングトランジスタのソースのインダクタンスが、前記同期整流トランジスタのソースのインダクタンスより小さい電力変換回路。
続きを表示（約 910 文字）【請求項２】
さらに、前記スイッチングトランジスタ及び前記同期整流トランジスタと電気的に接続するコンデンサを備える請求項１に記載の電力変換回路。
【請求項３】
さらに、前記コンデンサと電気的に接続する出力端子を備える請求項２に記載の電力変換回路。
【請求項４】
さらに、前記スイッチングトランジスタのドレインと電気的に接続する電力端子を備える請求項１～３のいずれか１項に記載の電力変換回路。
【請求項５】
請求項１～４のいずれかに１項に記載の電力変換回路を備えるパワーモジュール。
【請求項６】
第１インダクタを励磁する機能を有し、かつ、第１ソースセンス用信号配線と接続する第１トランジスタと、
前記第１インダクタに蓄積された電力を開放する機能を有する第２トランジスタと、
前記第１トランジスタのゲートと電気的に接続する、第１ゲート用信号配線及び前記第１ソースセンス用信号配線と、
前記第２トランジスタのゲートと電気的に接続する、第２ゲート用信号配線及び第１ソース用信号配線と、を備え、
前記第１トランジスタは、前記第２トランジスタと直列に接続し、
前記第１インダクタは、前記第１トランジスタと前記第２トランジスタとの接続点と接続するパワーモジュール。
【請求項７】
前記第１トランジスタのソースのインダクタンスが、前記第２トランジスタのソースのインダクタンスより小さい請求項６に記載のパワーモジュール。
【請求項８】
さらに、前記第１トランジスタ及び前記第２トランジスタと電気的に接続するコンデンサを備える請求項６又は７に記載のパワーモジュール。
【請求項９】
さらに、前記コンデンサと電気的に接続する出力端子を備える請求項８に記載のパワーモジュール。
【請求項１０】
さらに、前記第１トランジスタのドレインと電気的に接続する電力端子を備える請求項６～９のいずれか１項に記載のパワーモジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、電力変換回路、パワーモジュール、コンバータ、及びインバータに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
２つの素子（スイッチング素子及び同期整流素子）を直列に接続するハーフブリッジ回路やフルブリッジ回路において、２つの素子を同時にオンにすると、電源とグラウンド間が短絡して、大きな貫通電流が流れる。大きな貫通電流は、スイッチング素子にて損失を生じさせたり、スイッチング素子自体が破壊されたりする。
【０００３】
貫通電流を抑制するために素子のオン／オフ状態の遷移期間にすべての素子をオフにする休止期間（デッドタイム）が必要になる。しかし、素子すべてがオフになっているデッドタイム状態から一方の素子をオンにするとき、もう片方の素子がドレイン電圧変化に起因して素子のゲートがオンになってしまう現象（誤点孤または誤オン）が起こってしまうことがある。これは、例えば、モータ駆動用の３相インバータや同期整流のＤＣ／ＤＣコンバータなどにおいて発生し得る問題である。
【０００４】
また、近年、数多くの研究機関において、シリコンカーバイド（ＳｉＣ：ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）デバイスの研究開発が行われている。ＳｉＣパワーデバイスの特徴として、従来のＳｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
特開平５－２２６９９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、高速動作するスイッチング素子を用いる場合、スイッチング素子にソースセンス用信号配線を接続する。スイッチング素子のソースのインダクタンスの起電がゲート回路に影響を及ぼさず、スイッチング素子のゲート酸化膜への充電に用いられる電位差が十分に確保できるため、電流変化速度を大きくすることができ、その結果、スイッチング素子のオン／オフするときに発生する損失（スイッチング損失）が低減される。
【０００７】
一方、電圧変化領域における電流変化は充放電電流のみが寄与するため、当該寄与は相対的に小さく、ソースセンス用信号配線の接続の有無によるスイッチング素子の電圧変化の差は小さく、ほぼ同等である。
【０００８】
また、同期整流素子のスイッチング特性は、スイッチング素子の動作で決定する。ハーフブリッジ回路において、同期整流素子の誤オンに起因する、直列に接続するスイッチング素子及び同期整流素子の短絡が問題となっている。
【０００９】
短絡は、電圧変化領域にて発生するが、電圧変化領域の前に起こる電流変化領域における還流側のソースのインダクタンスの起電が短絡に大きく影響を及ぼしている。電流変化領域における同期整流素子のソースのインダクタンスの起電方向は、スイッチング素子のソースのインダクタンスの起電方向と同じであり、電圧変化領域における各素子のゲート酸化膜の電圧は正方向に上がる。
【００１０】
ソースセンス用信号配線と接続していない同期整流素子では、ソースのインダクタンスがゲート回路と共有しているため、起電がゲート酸化膜を負にチャージする。このため、電圧変化領域における電圧の上昇の起点が低くなり短絡が起こりにくい。
（【００１１】以降は省略されています）

関連特許