特許ウォッチ

公開番号2025113343
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2025083544,2020156554
出願日2025-05-19,2020-09-17
発明の名称電子装置及び電子装置の製造方法
出願人富士電機株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H01L 23/12 20060101AFI20250725BHJP(基本的電気素子)
要約【課題】電気的不良が生じることなく部品を基板に高密度に実装できる。
【解決手段】電子装置は、半導体チップ20,21と、おもて面がめっき膜12aにより被膜され、当該おもて面の所定の部品領域に半導体チップ20,21が第1,第2はんだ16a,16bを介して配置される回路板12と、を有している。そして、電子装置は、回路板12の当該部品領域の側部に沿っておもて面に撥液部14が形成されている。このため、半導体チップ20,21の間隔を短くしつつ、その間に撥液部14を形成して第1,第2はんだ16a,16bの広がりを抑制することができる。
【選択図】図3
特許請求の範囲【請求項１】
平面視で矩形状の半導体チップである、複数の第１部品と、
おもて面がめっき膜により被膜され、前記おもて面の第１部品領域に前記複数の第１部品が第１はんだを介して一方向に一列に配置される回路板と、
を有し、
前記回路板の前記第１部品領域の側部に沿って前記おもて面に前記めっき膜が酸化されて構成される酸化膜を含み前記酸化膜の下に前記めっき膜の一部が残存し、平面視で前記第１部品領域の側部に沿って形成されたレジスト部と前記レジスト部の両側に前記レジスト部に沿ってそれぞれ形成された熱影響領域とを含み、前記レジスト部は前記第１部品から３００μｍ以上離れている撥液部が形成され、
前記複数の第１部品は、前記複数の第１部品の長辺のみが前記撥液部の、前記一方向である形成方向に平行に、前記撥液部に隣接し、前記複数の第１部品の短辺は前記撥液部に対向しないで、前記一方向に沿って配置されている、
電子装置。
続きを表示（約 630 文字）【請求項２】
前記熱影響領域の幅は、５０μｍ以上である、
請求項１に記載の電子装置。
【請求項３】
前記酸化膜の厚さは、２５ｎｍ以上、である、
請求項１に記載の電子装置。
【請求項４】
前記酸化膜の幅は、１００μｍ以上、５００μｍ以下である、
請求項１に記載の電子装置。
【請求項５】
前記酸化膜の幅が、１００μｍ以上、２００μｍ以下である、
請求項１に記載の電子装置。
【請求項６】
前記撥液部と前記めっき膜の一部の残存している部分の合計厚さは、６μｍ以上である、
請求項１に記載の電子装置。
【請求項７】
前記撥液部の下の前記めっき膜の一部の残存している部分の厚さは、５μｍ以上である、
請求項１に記載の電子装置。
【請求項８】
前記回路板は、銅または銅合金により構成され、
前記めっき膜は、ニッケルまたはニッケルを含む合金である、
請求項１に記載の電子装置。
【請求項９】
前記撥液部は、平面視で、直線状または点線状である、
請求項１に記載の電子装置。
【請求項１０】
前記撥液部に含まれる前記酸化膜は、前記めっき膜に対して照射されたレーザ光による第１レーザ痕を含む、
請求項９に記載の電子装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、部品を基板にはんだ接合した電子装置及び電子装置の製造方法に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
電子装置の一例である半導体装置は、パワーデバイスを含み、電力変換装置として利用されている。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体チップである。このような半導体装置は、当該半導体チップと、半導体チップがはんだを介して配置されるセラミック回路基板とを含んでいる。セラミック回路基板は、絶縁板と当該絶縁板上に形成される複数の回路板とを備えている。複数の回路板のいずれかの回路板に半導体チップがはんだを介して配置される。また、回路板には、半導体チップの部品領域の周囲にスリットが形成される場合がある。このようなスリットは、半導体チップの位置合わせ、はんだの広がりを抑制するといった機能を有する。
【０００３】
このような半導体装置では、セラミック回路基板の回路板にはんだを介して半導体チップを配置し、当該はんだを溶融し、固化させることで、半導体チップを回路板に固着させる。しかし、溶融したはんだは半導体チップの部品領域外に流出してしまう。さらには、流出したはんだは、スリットも乗り越えてしまう場合がある。そこで、はんだの流出を防止するために、様々な技術が提案されている。例えば、回路板上に当該半導体チップに沿って、線状の酸化物からなるはんだ流れ防止部が形成される（例えば、特許文献１参照）。また、回路板の表面にめっきを形成し、当該めっきの半導体チップの部品領域の周囲にはんだが濡れない部分が形成される（例えば、特許文献２参照）。また、絶縁性基板上の銅被膜において、半導体チップが配置されない箇所に酸化銅被膜が形成される（例えば、特許文献３参照）。また、実装部材のマウント面のはんだにより接合される半導体チップの周囲に第１の領域と第１の領域よりもはんだの濡れ性が低い第２の領域とがそれぞれ形成される（例えば、特許文献４参照）。また、セラミック回路基板をはんだを介して金属ベース板に配置する場合でも、セラミック回路基板の部品領域の周囲にダム材が形成される（例えば、特許文献５，６参照）。また、半導体チップがはんだを介して実装される実装部材の半導体チップの部品領域の周囲に隔壁層が形成される（例えば、特許文献７参照）。さらには、半導体チップが配置されたリードの半導体チップの周囲にレーザ照射を行って、当該周囲に溝部が形成されると共に、溝部の両側に酸化領域が生成される。溝部の壁面は酸化した母基板と酸化したメッキ材料の一部から構成される（例えば、特許文献８参照）。
【０００４】
このような半導体装置は、さらに、半導体チップ及びセラミック回路基板が封止部材により封止される。半導体装置では、封止部材とセラミック回路基板との密着性を高めるために、回路板の半導体チップの周囲に筋状の凹部により構成されるアンカー層が形成される（例えば、特許文献９参照）。
【先行技術文献】
【特許文献】
【０００５】
特開２０１３－２４７２５６号公報
特開２００８－１７７３８３号公報
特開平８－０３１８４８号公報
特開２００９－２１８２８０号公報
特開２０１０－２１２７２３号公報
特開２００６－２１６７２９号公報
特開２０１６－１７４０５３号公報
特開２０１７－００５１４９号公報
特開２０１６－０２９６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、半導体装置の小型化、大容量化が要求されている。そして、半導体チップの実装密度の向上が進み、半導体チップ同士の間隔が狭まっている。このため、半導体チップ同士の間にはんだの流出を制限するための部材を形成することが難しくなっている。半導体チップの下のはんだが溶融すると、半導体チップ同士の間で結合してしまい、半導体チップの接触不良が発生してしまう可能性が高まる。このため、半導体装置の信頼性も低下してしまう。
【０００７】
本発明は、このような点に鑑みてなされたものであり、電気的不良が生じることなく部品を基板に高密度に実装できる電子装置及び電子装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、平面視で矩形状の半導体チップである、複数の第１部品と、おもて面がめっき膜により被膜され、前記おもて面の第１部品領域に前記複数の第１部品が第１はんだを介して一方向に一列に配置される回路板と、を有し、前記回路板の前記第１部品領域の側部に沿って前記おもて面に前記めっき膜が酸化されて構成される酸化膜を含み前記酸化膜の下に前記めっき膜の一部が残存し、平面視で前記第１部品領域の側部に沿って形成されたレジスト部と前記レジスト部の両側に前記レジスト部に沿ってそれぞれ形成された熱影響領域とを含み、前記レジスト部は前記第１部品から３００μｍ以上離れている撥液部が形成され、前記複数の第１部品は、前記複数の第１部品の長辺のみが前記撥液部の、前記一方向である形成方向に平行に、前記撥液部に隣接し、前記複数の第１部品の短辺は前記撥液部に対向しないで、前記一方向に沿って配置されている、電子装置及び電子装置の製造方法が提供される。
【発明の効果】
【０００９】
開示の技術によれば、電気的不良が生じることなく部品を基板に高密度に実装でき、信頼性の低下が抑制された電子装置及び電子装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
実施の形態の電子装置を示す側面図である。
実施の形態の電子装置を示す平面図である。
実施の形態の電子装置に含まれる回路板の平面図である。
実施の形態の電子装置に含まれる回路板の断面図である。
実施の形態の電子装置の製造方法のフローチャートを示す図である。
実施の形態の電子装置に含まれるセラミック回路基板の平面図である。
実施の形態の電子装置の製造方法のはんだを塗布する工程を示す平面図である。
実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図（その１）である。
実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図（その２）である。
実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図（その３）である。
参考例の電子装置の製造方法のリフローはんだ付け工程の平面図（その１）である。
参考例の電子装置の製造方法のリフローはんだ付け工程の平面図（その２）である。
実施の形態の電子装置のセラミック回路基板に形成する撥液部の形成例の平面図（その１）である。
実施の形態の電子装置のセラミック回路基板に形成する撥液部の形成例の平面図（その２）である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許