特許ウォッチ

公開番号2025118971
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2025084546,2023203444
出願日2025-05-21,2023-11-30
発明の名称HILSにおいて非リアルタイムシステムでハードリアルタイムを実現する方法及びシステム
出願人シャンハイトサンテクノロジーリミテッド,Shanghai TOSUN Technology Ltd.
代理人個人
主分類G06F 11/26 20060101AFI20250805BHJP(計算;計数)
要約【課題】HILSにおいて非リアルタイムシステムでハードリアルタイムを実現する。
【解決手段】タスクプログラムがコンピュータ構成を自動的に読み取って現在のコンピュータ装置のプロセッサコア数Zを判断し、プロセッサの一つの物理コアがサポートする最大スレッド数をYとして、(Z-X)/Yを自然数とし且つHILSに参加しない自己コアの数がX/Y個となるようにXが設定されたときにおいて、コア数ZがX個以下である場合、リアルタイムモデルタスクに割り当てるスレッド数n=1と設定してリアルタイムモデルタスクを実行し、コア数ZがX個を超えている場合、リアルタイムモデルタスクに割り当てるスレッド数n=(Z-X)/Yと設定してリアルタイムモデルタスクを実行する。
【選択図】図1
特許請求の範囲【請求項１】
ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法であって、
タスクプログラムがコンピュータ構成を自動的に読み取って現在のコンピュータ装置のプロセッサコア数Ｚを判断し、プロセッサの一つの物理コアがサポートする最大スレッド数をＹとして、（Ｚ－Ｘ）／Ｙを自然数とし且つＨＩＬＳに参加しない自己コアの数がＸ／Ｙ個となるようにＸが設定されたときにおいて、コア数ＺがＸ個以下である場合、リアルタイムモデルタスクに割り当てるスレッド数ｎ＝１と設定してリアルタイムモデルタスクを実行し、コア数ＺがＸ個を超えている場合、リアルタイムモデルタスクに割り当てるスレッド数ｎ＝（Ｚ－Ｘ）／Ｙと設定してリアルタイムモデルタスクを実行することとを含む、
ことを特徴とするＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
続きを表示（約 1,900 文字）【請求項２】
スレッド数をｎ＝１に設定してリアルタイムモデルタスクを実行することは、
リアルタイムモデルタスク実行のリアルタイム時間間隔ｍを定義することと、
前記スレッドが現在時刻ｔをリアルタイムに取得して、現在時刻ｔが次回実行時刻ｔ＿ｎｅｘｔより大きいか否かをリアルタイムに判断することと、
ｔ＞ｔ＿ｎｅｘｔのとき、ｔ＿ｎｅｘｔ＝ｔ＿ｎｅｘｔ＋ｍとして、同時にリアルタイムモデルタスクを実行することとを含むことを特徴とする請求項１に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項３】
リアルタイムモデルタスクが最初に実行されるときは、ｔ＿ｎｅｘｔ＝ｍ、ｔ＝０であることを特徴とする請求項２に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項４】
スレッド数をｎ＝（Ｚ－Ｘ）／Ｙに設定してリアルタイムモデルタスクを実行することは、
リアルタイムモデルタスク実行のリアルタイム時間間隔ｍを定義することと、
各スレッドが対応する現在時刻ｔをリアルタイムに同時に取得して、対応する現在時刻ｔが次回の実行時刻ｔ＿ｎｅｘｔより大きいか否かをリアルタイムに判断することと、
少なくとも一つのスレッドがｔ＞ｔ＿ｎｅｘｔであると認識すると、該スレッドがクリティカルセクションに入ることを試み、クリティカルセクションに入ることに成功したスレッドが、クリティカルセクションにおいて、。
（1）現在時刻ｔを繰り返し取得して、現在時刻ｔが次回の実行時刻ｔ＿ｎｅｘｔよりも大きいか否かを判定し、
（2）大きければ、ｔ＿ｎｅｘｔ＝ｔ＿ｎｅｘｔ＋ｍとして、リアルタイムモデルタスクを同時に実行し、クリティカルセクションから退出し、
（3）大きくなければ、クリティカルセクションから直接退出することを含む、
ことを特徴とする請求項１に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項５】
クリティカルセクションに正常に進入していないスレッドが、クリティカルセクションに入ることを阻止され、クリティカルセクションに入ったスレッドがクリティカルセクションから出た後、次の試みを開始することを特徴とする請求項４に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項６】
クリティカルセクションに正常に進入するスレッドはクリティカルセクション自体によって決定されることを特徴とする請求項５に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項７】
ｔ＿ｎｅｘｔは各スレッドの共通グローバル変数であることを特徴とする請求項４に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項８】
各設定されたスレッドは一つのプロセッサの物理コアを占有し、
各スレッドが占めるプロセッサの物理コアインデックスは、対応するスレッド番号インデックスを被除数としプロセッサの物理コア総数を除数としてモジュロ演算を実行して得られた値に等しいことを含むことを特徴とする請求項１に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法。
【請求項９】
コンピュータ読み取り可能な記憶媒体であって、
コンピュータ読み取り可能なコマンドが記憶され、少なくとも一つのプロセッサにより実行されると、請求項１～８のいずれか一項に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項１０】
電子機器であって、
プロセッサ、読み取り可能な記憶媒体、通信バス、及び通信インターフェースを含み、
前記プロセッサ、前記読み取り可能な記憶媒体及び前記通信インターフェースは、前記通信バスを介して相互間の通信を実現し、
前記読み取り可能な記憶媒体は、請求項１～８のいずれか一項に記載のＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法のプログラムを記憶するように構成され、前記プログラムはプロセッサに、前記ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法に対応する操作を実行するように構成されることを特徴とする電子機器。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本出願は、２０２３年１０月１９日に出願された中国特許出願第２０２３１１３６００６７．１号、及び、２０２３年９月２２日に出願された米国特許出願第１８／３７１，５４３号に基づき優先権を主張しており、その全内容は参照により本明細書に組み込まれる。本発明は車両用ソフトウェア開発技術分野に属し、具体的にはＨＩＬＳ（ハードウェアインザループシミュレーション）において非リアルタイムシステムでハードリアルタイム（Hard Real Time）を実現する方法及びシステムに関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
ハードウェアインザループシミュレーション（Hardware-in-the-Loop Simulation）のタスクを実行するために、常にリアルタイムシステムに依存して、タスクの実行をリアルタイムシステムに配置する必要がある。リアルタイムシステムは他のコンピュータにあり、ローカルではなく、いずれの動作も遠隔呼び出しで完了する必要があり、アルゴリズム機能と性能を決定する関連信号のキー信号が直接観測できない等の問題を引き起こす。
【発明の概要】
【０００３】
本発明は、ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイム（hard real-time）を実現する方法に関する。この方法は以下を含む。
リアルタイムモデルタスクを作成して、タスクプログラムを形成する。
タスクプログラムはコンピュータ構成を自動的に読み取って現在のコンピュータ装置のプロセッサコア数Ｚ（number Z of kernels of a processor）を判断し、コア数ＺがＸ個以下である場合、スレッド数ｎ＝１と設定してリアルタイムモデルタスクを実行し、コア数ＺがＸ個を超えている場合スレッド数ｎ＝（Ｚ－Ｘ）／Ｙと設定してリアルタイムモデルタスクを実行する。Ｙはプロセッサの一つの物理コア（one physical core of the processor）のスレッド数（thread number）を示す。
【０００４】
第二態様では、本発明はさらにコンピュータ読み取り可能な（可読）記憶媒体を提供する。この記憶媒体には、コンピュータ読み取り可能なコマンドが記憶され、少なくとも一つのプロセッサにより実行されると、前記ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法を実行させる。
【０００５】
第三態様では、本発明はさらに電子装置を提供する。この電子装置は、プロセッサ、読み取り可能な記憶媒体、通信バス及び通信インターフェースを含む。ここで上記プロセッサ、上記読み取り可能な記憶媒体及び上記通信インターフェースは上記通信バスを介して相互間の通信を実現する。
上記読み取り可能な記憶媒体は、前記ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法を実行するプログラムを記憶するために用いられ、上記プログラムはプロセッサに、上記ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法に対応する操作を実行させる。
【０００６】
第四態様では、本発明はさらに、ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現するシステムを提供する。このシステムは、コンピュータ装置を含み、上記コンピュータ装置はタスク作成モジュールとタスクスレッド設定モジュールを実行するように構成される。
タスク作成モジュールは、リアルタイムモデルタスクを作成するように構成され且つタスクプログラムを形成する。
タスクスレッド設定モジュールは、タスクプログラムがコンピュータ構成を自動的に読み取って現在のコンピュータ装置のプロセッサコア数Ｚを判断するように構成され、コア数ＺがＸ個以下である場合、スレッド数ｎ＝１と設定してリアルタイムモデルタスクを実行し、コア数ＺがＸ個を超えている場合スレッド数ｎ＝（Ｚ－Ｘ）／Ｙと設定してリアルタイムモデルタスクを実行する。Ｙはプロセッサの一つの物理コアのスレッド数を示す。
【０００７】
第五態様では、本発明はさらにコンピュータプログラム製品を提供する。この製品は、コンピュータ読み取り可能な記憶媒体を含み、それにコンピュータ読み取り可能なプログラムコードが記憶される。該コンピュータ読み取り可能なプログラムコードはコマンドを含み、これらのコマンドは少なくとも一つのプロセッサ又は少なくとも一つのコンピュータ装置に、前記ＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法を実行させる。
【０００８】
本発明の他の特徴及び利点は以下の明細書に記載され、且つ、一部は明細書から明らかになり、又は本発明を実施することによって理解される。本発明の目的及び他の利点は明細書及び図面に特に指摘された構造によって実現及び取得される。
【０００９】
本発明の上記目的、特徴及び利点をより分かりやすくするために、以下は好適な実施例を挙げ、且つ添付図面と合わせ、詳細に説明する。
本発明の具体的な実施形態又は先行技術の技術的解決手段をより明確に説明するために、以下では、具体的な実施形態又は先行技術の説明に使用する必要がある図面を簡単に説明する。以下の説明に記載された図面は本発明の一部の実施形態であり、当業者にとって創造的な労力を払うことなく、これらの図面から他の図面を得ることができることは明白である。
【図面の簡単な説明】
【００１０】
図１は、いくつかの実施例に係るＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現する方法のフローチャートである。
図２は、いくつかの実施例に係るＨＩＬＳにおいて非リアルタイムシステムでハードリアルタイムを実現するシステムの原理ブロック図を示す。
図３は、いくつかの実施例に係る電子装置の原理ブロック図を示す。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許