特許ウォッチ

公開番号2025120589
公報種別公開特許公報(A)
公開日2025-08-18
出願番号2024015472
出願日2024-02-05
発明の名称電気光学装置および電子機器
出願人セイコーエプソン株式会社
代理人弁理士法人旺知国際特許事務所
主分類G09G 3/3233 20160101AFI20250808BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】DA変換に要する時間を短縮する。
【解決手段】初期化期間(A)において、電圧選択回510は、上位のビットD2が“1”であれば電圧Vssを選択し、“0”であれば電圧Vcp_Hを選択し、電圧選択回511は、上位のビットD3が“1”であれば電圧Vssを選択し、“0”であれば電圧Vcp_Hを選択する。初期化期間の後の上位ビット書込期間(CU)において、電圧選択回510および511は、ビットD2、D3にかかわらず、それぞれ電圧Vcp_Hを選択する。下位ビット書込期間(CL)において、下位のビットが“1”であれば電圧Vcp_Lが選択され、ビットが“0”であれば電圧Vcp_Hの選択が維持される。
【選択図】図1
特許請求の範囲【請求項１】
データ線と、
発光素子と、ゲートノードを有する第１トランジスターと、を有する画素回路と、
スイッチ制御回路と、
第１端および第２端を有し、上位第１ビットおよび下位第１ビットに関連付けられる第１容量素子と、
第３端および第４端を有する接合容量と、
第５端および第６端を有する第１スイッチと、
第７端および第８端を有する第２スイッチと、
第１電位、第２電位または第３電位のいずれかを選択し、選択した電位を前記第１端に出力する第１選択回路と、
を含み、
前記第１トランジスターは、前記ゲートノードの電位に応じた電流を前記発光素子に供給し、
前記第４端、前記第６端および第８端は前記データ線に電気的に接続され、
前記第２端、前記第３端および前記第７端は電気的に接続され、
前記第５端に、初期電位が供給され、
第１期間において、
前記スイッチ制御回路は、
前記第１スイッチをオン状態とし、前記第２スイッチをオン状態とし、
前記第１選択回路は、
前記上位第１ビットが、２値のうちの一方の値であれば前記第１電位を選択し、前記上位第１ビットが他方の値であれば前記第２電位を選択し、
前記第１期間後の第２期間において、
前記スイッチ制御回路は、
前記第１スイッチをオフ状態とし、
前記第１選択回路は、
前記第２電位を選択し、
前記第２期間の後の第３期間において、
前記スイッチ制御回路は、
前記第２スイッチをオフ状態とし、
前記第１選択回路は、
前記下位第１ビットが前記一方の値であれば、前記第３電位を選択し、前記下位第１ビットが他方の値であれば前記第２電位を選択し、前記第３期間におけるデータ線の電位が、前記ゲートノードに供給される
電気光学装置。
続きを表示（約 1,400 文字）【請求項２】
第９端および第１０端を有し、上位第２ビットおよび下位第２ビットに関連付けられる第２容量素子と、
前記第１電位、前記第２電位または前記第３電位のいずれかを選択し、選択した電位を前記第９端に出力する第２選択回路と、
を含み、
前記第１０端は、前記第２端、前記第３端および前記第７端に電気的に接続され、
前記第１期間において、
前記第２選択回路は、
前記上位第２ビットが、２値のうちの一方の値であれば前記第１電位を選択し、前記上位第２ビットが他方の値であれば前記第２電位を選択し、
前記第２期間において、
前記第２選択回路は、
前記第２電位を選択し、
前記第３期間において、
前記第２選択回路は、
前記下位第２ビットが前記一方の値であれば、第３電位を選択し、前記下位第２ビットが他方の値であれば前記第２電位を選択し、
前記上位第２ビットは、前記上位第１ビットよりも重みが大きく、
前記下位第２ビットは、前記下位第２ビットよりも重みが大きく、
前記第２容量素子の容量サイズは、前記第１容量素子の容量サイズよりも大きい、
請求項１に記載された電気光学装置。
【請求項３】
前記第１容量素子は、
前記上位第１ビットおよび前記下位第１ビットと対をなす中位第１ビットに対応する
請求項１に記載された電気光学装置。
【請求項４】
前記画素回路は、
前記第１トランジスターにおける前記ゲートノードおよびドレインノードｄの間でオン状態またはオフ状態になる第２トランジスターを含み、
前記第１期間および第２期間の間に設けられた補償期間において、
前記スイッチ制御回路は、
前記第１スイッチをオフ状態とし、
前記第１選択回路は、
前記上位第１ビットが前記一方の値であれば前記第１電位を選択し、前記上位第２ビットが他方の値であれば前記第２電位を選択する
請求項１に記載された電気光学装置。
【請求項５】
前記第２期間および第３期間の間に設けられた切替期間において、
前記スイッチ制御回路は、
前記第２スイッチをオフ状態とする、
請求項１に記載された電気光学装置。
【請求項６】
前記画素回路は、
前記第１トランジスターにおける前記ゲートノードおよびドレインノードｄの間でオン状態またはオフ状態になる第２トランジスターを含み、
前記第１期間および第２期間の間に設けられた補償期間において、
前記スイッチ制御回路は、
前記第２トランジスターをオン状態とし、
前記第１スイッチをオフ状態とし、
前記第１選択回路は、
前記上位第１ビットが前記一方の値であれば前記第１電位を選択し、前記上位第１ビットが他方の値であれば前記第２電位を選択し、
前記第２期間および第３期間の間に設けられた切替期間において、
前記スイッチ制御回路は、
前記第２スイッチをオフ状態とする、
請求項１に記載された電気光学装置。
【請求項７】
請求項１乃至６のいずれかに記載された電気光学装置を有する電子機器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
表示素子として例えばＯＬＥＤを用いた電気光学装置が知られている。ＯＬＥＤは、Organic Light Emitting Diodeの略である。電気光学装置では、画素回路が、表示画像の画素に対応して設けられる。当該画素回路には、表示素子および当該表示素子に電流を供給するトランジスターが含まれる。表示素子はトランジスターによって供給された電流に応じた輝度で発光する。
【０００３】
上記画素回路においてトランジスターのゲートノードには、輝度に応じた電圧がデータ線を介して印加される。より具体的には、輝度を指定するデータがＤＡ変換回路によってアナログの電圧に変換され、当該変換された電圧がデータ線に印加される。このようなＤＡ変換回路としては、例えば各ビットに対応してスイッチおよび容量素子の組を設けて、各ビットに応じて容量素子の充放電をスイッチにより制御する技術が提案されている（例えば特許文献１参照）。
【０００４】
特許文献１に記載された技術では、ビット数が増加すると、容量素子を多く必要とするだけでなく、容量素子の容量サイズについても、ビットの重みに応じて大きくする必要がある。そこで、容量素子の個数をビット数の半分以下とし、容量素子の容量サイズについてもビットの重みに比較して小さくする技術が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
特開２０００－３４１１２５号公報
特開２０２２－１６９１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、昨今では、電気光学装置のさらなる高解像化が求められている。高解像度化が求められると、水平走査期間を短縮して、水平走査線数を増やす必要があり、ＤＡ変換に要する時間の短縮化が求められる。
【課題を解決するための手段】
【０００７】
本開示の一態様に係る電気光学装置は、データ線（１４）と、発光素子（１３０）と、ゲートノード（ｇ）を有する第１トランジスター（１２１）と、を有する画素回路（１１０）と、スイッチ制御回路（３０）と、第１端および第２端を有し、上位第１ビットおよび下位第１ビットに関連付けられる第１容量素子（Ｃ0）と、第３端および第４端を有する接合容量（Ｃser）と、第５端および第６端を有する第１スイッチ（Ｓw0、６６）と、第７端および第８端を有する第２スイッチ（Ｓw2）と、第１電位（Ｖss）、第２電位（Ｖcp_H）または第３電位（Ｖcp_L）のいずれかを選択し、選択した電位を前記第１端に出力する第１選択回路（５１０）と、を含み、前記第１トランジスター（１２１）は、前記ゲートノード（ｇ）の電位に応じた電流を前記発光素子（１３０）に供給し、前記第４端、前記第６端および第８端は前記データ線（１４）に電気的に接続され、前記第２端、前記第３端および前記第７端は電気的に接続され、前記第５端に、初期電位（Ｖini）が供給され、第１期間（Ａ）において、前記スイッチ制御回路（３０）は、前記第１スイッチ（Ｓw0、６６）をオン状態とし、前記第２スイッチ（Ｓw2）をオン状態とし、前記第１選択回路（５１０）は、前記上位第１ビットが、２値のうちの一方の値（“１”）であれば前記第１電位（Ｖss）を選択し、前記上位第１ビットが他方の値（“１”）であれば前記第２電位（Ｖcp_H）を選択し、前記第１期間（Ａ）の後の第２期間（ＣＵ）において、前記スイッチ制御回路（３０）は、前記第１スイッチ（Ｓw0、６６）をオフ状態とし、前記第１選択回路（５１０）は、前記第２電位（Ｖcp_H）を選択し、前記第２期間の後の第３期間（ＣＬ）において、前記スイッチ制御回路（３０）は、前記第２スイッチ（Ｓw2）をオフ状態とし、前記第１選択回路（５１０）は、前記下位第１ビットが前記一方の値（“１”）であれば、第３電位（Ｖcp_L）を選択し、前記下位第１ビットが他方の値（“０”）であれば前記第２電位（Ｖcp_H）を選択し、前記第３期間（ＣＬ）におけるデータ線（１４）の電位が、前記ゲートノード（ｇ）に供給される。
【図面の簡単な説明】
【０００８】
ＤＡ変換回路の等価回路を示す図である。
ＤＡ変換回路の動作期間を示す図である。
電圧選択回路の電圧選択を示すタイムテーブルである。
ＤＡ変換回路の動作を示す図である。
ＤＡ変換回路の動作を示す図である。
ＤＡ変換回路の動作を示す図である。
別例に係るＤＡ変換回路の動作期間を示す図である。
別例に係るＤＡ変換回路の動作を示す図である。
別例に係るＤＡ変換回路の動作を示す図である。
別例に係るＤＡ変換回路の動作を示す図である。
別例に係るＤＡ変換回路の動作を示す図である。
別例に係るＤＡ変換回路の動作を示す図である。
別例に係るＤＡ変換回路の動作を示す図である。
第１実施形態に係る電気光学装置を示す斜視図である。
電気光学装置の電気的な構成を示すブロック図である。
電気光学装置における画素回路の回路図である。
電気光学装置におけるＤＡ変換回路の等価回路を示す図である。
ＤＡ変換回路の回路図である。
ＤＡ変換回路におけるスイッチ回路を示す図である。
電圧選択回路による電圧選択を示すタイムテーブルである。
電気光学装置の動作を示すタイミングチャートである。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
電気光学装置におけるデータ線の電圧変化を示す図である。
電気光学装置の動作を説明するための図である。
第２実施形態に係る電気光学装置における画素回路の回路図である。
電気光学装置の動作を示すタイミングチャートである。
第３実施形態に係る電気光学装置におけるＤＡ変換回路の等価回路を示す図である。
電気光学装置の動作を示すタイミングチャートである。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
電気光学装置の動作を説明するための図である。
第４実施形態に係る電気光学装置の動作を示すタイミングチャートである。
電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。
ヘッドマウントディスプレイの光学構成を示す図である。
比較例に係るＤＡ変換回路の動作期間の対比図である。
比較例に係るＤＡ変換回路の動作を示す図である。
比較例に係るＤＡ変換回路の動作を示す図である。
比較例に係るＤＡ変換回路の動作を示す図である。
比較例に係るＤＡ変換回路の動作を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１０】
実施形態に係る電気光学装置の前に、当該電気光学装置に適用されるＤＡ変換回路について説明する。
（【００１１】以降は省略されています）

関連特許