特許ウォッチ

公開番号2025122815
公報種別公開特許公報(A)
公開日2025-08-22
出願番号2024018488
出願日2024-02-09
発明の名称半導体モジュール及び車両
出願人富士電機株式会社
代理人インフォート弁理士法人
主分類H01L 25/07 20060101AFI20250815BHJP(基本的電気素子)
要約【課題】並列接続された複数のスイッチング素子間でのスイッチング動作のばらつきを低減する。
【解決手段】半導体モジュール(1)は、並列接続された複数の半導体素子の第2の主電極(301)の各々を主電流が流れる第2の導体パターン(202)と接続する第2の配線部材(53、57)と、第3の配線部材(74)を介して第2の導体パターンと接続される第3の端子(807)と、を備える。複数の半導体素子の各々は、第1の主電極と前記第2の主電極との間に流れる電流を制御する制御電極を有するスイッチング素子を含む。第3の配線部材は、複数の半導体素子の各々と対応付けられた複数の配線部材(74D～74F)を含む。第3の端子の所定位置から第2の主電極と第2の配線部材(57D～57F)との接続点までの距離に応じて、第2の導体パターン上での複数の配線部材の接続点(K1～K3)から第2の配線部材の接続点(K0)までの距離が異なる。
【選択図】図3
特許請求の範囲【請求項１】
絶縁基板の一つの面に第１の導体パターンと第２の導体パターンが配置された配線板と、
前記配線板の前記第１の導体パターン上に配置された複数の半導体素子と、
前記複数の半導体素子の第１の主電極の各々を前記第１の導体パターンと接続する第１の配線部材と、
前記複数の半導体素子の第２の主電極の各々を前記第２の導体パターンと接続する第２の配線部材と、
前記第１の導体パターンを介して前記複数の半導体素子の前記第１の主電極と接続され主電流が流れる第１の端子と、
前記第２の導体パターンを介して前記複数の半導体素子の前記第２の主電極と接続され主電流が流れる第２の端子と、
第３の配線部材を介して前記第２の導体パターンと接続される第３の端子と、を備え、
前記複数の半導体素子の各々は、前記第１の主電極と前記第２の主電極との間に流れる電流を制御するスイッチング素子を含み、
前記第３の配線部材は、前記複数の半導体素子の各々と対応付けられた複数の配線部材を含み、
前記第３の端子における所定の位置から前記複数の半導体素子の前記第２の主電極における前記第２の配線部材との接続点までの距離に応じて、前記第２の導体パターン上での前記複数の配線部材の接続点から前記第２の配線部材の接続点までの距離が異なる
半導体モジュール。
続きを表示（約 1,200 文字）【請求項２】
前記複数の半導体素子は第１の半導体素子と第２の半導体素子を含み、
前記第３の端子部における前記所定の位置から第１の半導体素子の前記第２の主電極における前記第２の配線部材との接続点までの距離が、前記第３の端子部における前記所定の位置から第２の半導体素子の前記第２の主電極における前記第２の配線部材との接続点までの距離よりも長い場合、前記第２の導電パターン上での、前記第３の配線部材のうちの前記第１の半導体素子と対応付けられた配線部材の接続点から前記第１の半導体素子の前記第２の主電極に接続された前記第２の配線部材の接続点までの距離が、前記第３の配線部材のうちの前記第２の半導体素子と対応付けられた配線部材の接続点から前記第２の半導体素子の前記第２の主電極に接続された前記第２の配線部材の接続点までの距離よりも短い
請求項１に記載の半導体モジュール。
【請求項３】
前記第３の端子は、前記スイッチング素子に印加する制御信号を生成する制御回路に接続される
請求項１に記載の半導体モジュール。
【請求項４】
前記複数の半導体素子の各々は、前記スイッチング素子と、前記スイッチング素子と逆並列に接続されたダイオード素子とを含む
請求項３に記載の半導体モジュール。
【請求項５】
前記複数の半導体素子の各々に接続される第２の複数の半導体素子を更に備え、
前記第２の複数の半導体素子の各々は、前記複数の半導体素子の各々における前記スイッチング素子に逆並列に接続されたダイオード素子を含む
請求項３に記載の半導体モジュール。
【請求項６】
前記第２の配線部材は、前記第２の複数の半導体素子のうちの１つの半導体素子の電極を介して前記半導体素子の前記第２の主電極と前記第２の導体パターンとを接続する配線部材を含む、請求項５に記載の半導体モジュール。
【請求項７】
前記複数の半導体素子は、前記第２の配線部材における前記第２の主電極との接続点から前記第２の導体パターンとの接続点までの長さが実質的に同一になるように前記第１の導体パターン上に配置される、請求項１に記載の半導体モジュール。
【請求項８】
前記第１の配線部材が接合材であり、前記第２の配線部材及び第３の配線部材がボンディングワイヤである、請求項１に記載の半導体モジュール。
【請求項９】
前記スイッチング素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）素子であり、前記第１の主電極が前記ＩＧＢＴ素子のコレクタ電極であり、前記第２の主電極が前記ＩＧＢＴ素子のエミッタ電極である、請求項１に記載の半導体モジュール。
【請求項１０】
前記複数の半導体素子は、前記第２の導体パターンまでの距離が同一になるように配置されている、請求項１に記載の半導体モジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体モジュール及び車両に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
電力変換装置に用いられる半導体モジュールには、複数のＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を並列に接続したものがある。この種の半導体モジュールには、並列接続された複数のＩＧＢＴ素子のゲートと接続させるゲート駆動回路にＩＧＢＴ素子のエミッタを接続させるための補助エミッタと呼ばれる導電部材が設けられたものがある（例えば、特許文献１～４）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－１６７４０３号公報
国際公開２０２０／０５４８０６号
国際公開２０２２／０５９２５１号
国際公開２０２２／２６４８５１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
補助エミッタを備えた半導体モジュールでは、並列に接続された複数のＩＧＢＴ素子の各々におけるスイッチング動作が不均一になることに起因して各ＩＧＢＴ素子の発熱にばらつきが生じ、半導体モジュールの信頼性が低下することがある。
【０００５】
本発明の目的の一つは、半導体モジュールにおける並列接続された複数のスイッチング素子間でのスイッチング動作のばらつきを低減することである。
【課題を解決するための手段】
【０００６】
１つの態様に係る半導体モジュールは、絶縁基板の一つの面に第１の導体パターンと第２の導体パターンが配置された配線板と、前記配線板の前記第１の導体パターン上に配置された複数の半導体素子と、前記複数の半導体素子の第１の主電極の各々を前記第１の導体パターンと接続する第１の配線部材と、前記複数の半導体素子の第２の主電極の各々を前記第２の導体パターンと接続する第２の配線部材と、前記第１の導体パターンを介して前記複数の半導体素子の前記第１の主電極と接続され主電流が流れる第１の端子と、前記第２の導体パターンを介して前記複数の半導体素子の前記第２の主電極と接続され主電流が流れる第２の端子と、第３の配線部材を介して前記第２の導体パターンと接続される第３の端子と、を備える。前記複数の半導体素子の各々は、前記第１の主電極と前記第２の主電極との間に流れる電流を制御するスイッチング素子を含む。前記第３の配線部材は、前記複数の半導体素子の各々と対応付けられた複数の配線部材を含む。前記第３の端子における所定の位置から前記複数の半導体素子の前記第２の主電極における前記第２の配線部材との接続点までの距離に応じて、前記第２の導体パターン上での前記複数の配線部材の接続点から前記第２の配線部材の接続点までの距離が異なる。
【発明の効果】
【０００７】
上述の態様によれば、半導体モジュールにおける並列接続された複数のスイッチング素子間でのスイッチング動作のばらつきを低減することができる。
【図面の簡単な説明】
【０００８】
一実施の形態に係る半導体モジュールの平面図である。
図１の半導体モジュールにおけるケース内の構成例を説明する断面図である。
図１の半導体モジュールにおける補助エミッタ用配線の構成例を説明する部分拡大断面図である。
図１の半導体モジュールに形成されるインバータ回路の等価回路図である。
図５Ａは、一実施の形態に係る半導体モジュールにおける補助エミッタ用配線のインダクタンスの例を説明する等価回路図であり、図５Ｂは、一実施の形態に係る半導体モジュールにおけるスイッチング動作の例を説明するグラフである。
複数の半導体素子が並列に接続された半導体モジュールにおける補助エミッタ用配線の従来例を説明する部分拡大平面図である。
図７Ａは、図６の半導体モジュールにおける補助エミッタ用配線のインダクタンスの例を説明する等価回路図であり、図７Ｂは、図６の半導体モジュールにおけるスイッチング動作の例を説明するグラフである。
一実施の形態に係る半導体モジュールの変形例を説明する部分拡大平面図である。
本発明に係る半導体モジュールを適用した車両の一例を示す平面模式図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。以下の説明における「半導体モジュール」は、半導体チップ、ダイ等と呼ばれることもある半導体素子を絶縁材料により封止したものである。半導体モジュールは、「半導体装置」等と呼ばれてもよい。
【００１０】
参照する各図におけるＸ軸、Ｙ軸、及びＺ軸は、図示する半導体モジュールにおける平面や方向を定義する目的で示されている。Ｘ軸、Ｙ軸、及びＺ軸は、互いに直交し、右手系をなすものとする。以下の説明では、Ｘ軸に平行な方向をＸ方向と呼び、Ｙ軸に平行な方向をＹ方向と呼び、Ｚ軸に平行な方向をＺ方向と呼ぶ。また、Ｘ方向、Ｙ方向、及びＺ方向の各方向は、図示されるＸ軸、Ｙ軸、及びＺ軸の矢印（正負）の方向と関連付ける場合には、「正側」又は「負側」が付される。
（【００１１】以降は省略されています）

関連特許