特許ウォッチ

公開番号2025125922
公報種別公開特許公報(A)
公開日2025-08-28
出願番号2024022198
出願日2024-02-16
発明の名称駆動回路基板及び駆動回路基板の製造方法
出願人シャープディスプレイテクノロジー株式会社,シャープ株式会社
代理人弁理士法人 HARAKENZO WORLD PATENT & TRADEMARK
主分類H10D 86/40 20250101AFI20250821BHJP()
要約【課題】多結晶シリコン層及び酸化物半導体層を効率的に利用した駆動回路基板を実現する。
【解決手段】駆動回路基板(1)は、第1チャネル領域(CHR1)と第1ソース領域(SR1)及び第1ドレイン領域(DR1)とを含む多結晶シリコン層である第1半導体層(3)と、第1半導体層(3)上に設けられた第1絶縁層(4)と、平面視において、第1チャネル領域(CHR1)及び第1対向電極(CE1)である第1ソース領域(SR1)の一部に重なるように、第1絶縁層(4)上に設けられ、導体化不純物及び酸化物半導体を含む第1ゲート電極兼第2対向電極(G-CE2)と、第1ドレイン領域(DR1)と電気的に接続された第1ドレイン電極(D)と、第1ソース領域(SR1)と電気的に接続された第1ソース電極(S)と、第1対向電極(CE1)及び第2対向電極(G-CE2)を含む保持キャパシタ(Cs)と、を備えた第1トランジスタ(T1)を含む単位駆動回路(DRU)を備えている。
【選択図】図2
特許請求の範囲【請求項１】
多結晶シリコン層の一部である第１チャネル領域と、前記多結晶シリコン層において、前記第１チャネル領域とは異なる領域に形成され、不純物が含まれた第１ソース領域及び第１ドレイン領域とを含む第１半導体層と、
前記第１半導体層上に設けられた第１絶縁層と、
平面視において、前記第１チャネル領域及び第１対向電極である前記第１ソース領域の一部に重なるように、前記第１絶縁層上に設けられ、導体化不純物及び酸化物半導体を含む第１ゲート電極兼第２対向電極と、
前記第１ドレイン領域と電気的に接続された第１ドレイン電極と、
前記第１ソース領域と電気的に接続された第１ソース電極と、
前記第１対向電極及び前記第２対向電極を含む保持キャパシタと、を備えた第１トランジスタを含む単位駆動回路を備えている、駆動回路基板。
続きを表示（約 2,100 文字）【請求項２】
前記第１ゲート電極兼第２対向電極は、平面視において、前記第１ドレイン領域の前記第１チャネル領域側の一部と重なる、請求項１に記載の駆動回路基板。
【請求項３】
前記単位駆動回路は、第２トランジスタを含み、
前記第２トランジスタは、
第２チャネル領域、第２ソース領域及び第２ドレイン領域を含む第２半導体層と、
平面視において、前記第２チャネル領域とのみ重なるように、前記第２チャネル領域上に設けられた第２絶縁層と、
平面視において、前記第２チャネル領域と重なるように、前記第２絶縁層上に設けられた第２ゲート電極と、
前記第２ソース領域と電気的に接続された第２ソース電極と、を含み、
前記第２チャネル領域は、前記第１ゲート電極兼第２対向電極と同一層として、前記酸化物半導体と同一材料で形成されており、
前記第２ソース領域及び前記第２ドレイン領域それぞれは、前記第１ゲート電極兼第２対向電極と同一層として、前記第１ゲート電極兼第２対向電極と同一材料で形成されている、請求項１または２に記載の駆動回路基板。
【請求項４】
前記第２ドレイン領域と、前記第１ゲート電極兼第２対向電極とは繋がっている、請求項３に記載の駆動回路基板。
【請求項５】
前記導体化不純物を含む層間絶縁膜を含み、
前記層間絶縁膜は、前記第２ソース領域、前記第２ドレイン領域及び前記第１ゲート電極兼第２対向電極それぞれ上に設けられ、前記第２ソース領域と、前記第２ドレイン領域と、前記第１ゲート電極兼第２対向電極とは接し、
前記層間絶縁膜は、前記第２チャネル領域とは接していない、請求項４に記載の駆動回路基板。
【請求項６】
前記層間絶縁膜は、窒化シリコン、窒化酸化シリコン及び酸化シリコンの何れかで構成された単層膜または、窒化シリコン膜、窒化酸化シリコン膜及び酸化シリコン膜の２つ以上を含む積層膜である、請求項５に記載の駆動回路基板。
【請求項７】
前記第２絶縁層は、酸化シリコン膜であり、
前記層間絶縁膜は、窒化シリコンで構成された単層膜または、最下層として、窒化シリコン膜を含む積層膜である、請求項５に記載の駆動回路基板。
【請求項８】
多結晶シリコン層を形成する第１工程と、
前記多結晶シリコン層上に第１絶縁層を形成する第２工程と、
前記第１絶縁層上に、所定形状のレジスト膜を形成し、前記レジスト膜をマスクとして、前記多結晶シリコン層の一部に不純物を注入することで、第１チャネル領域と、前記不純物を含む第１ソース領域及び前記不純物を含む第１ドレイン領域とを形成する第３工程と、
前記レジスト膜を除去した後に、平面視において、前記第１チャネル領域と第１対向電極である前記第１ソース領域の一部とに重なるように、前記第１絶縁層上に、第１酸化物半導体層と導体化不純物とを含む第１ゲート電極兼第２対向電極を形成する第４工程と、
前記第１ドレイン領域と電気的に接続された第１ドレイン電極と、前記第１ソース領域と電気的に接続された第１ソース電極とを形成する第５工程と、を含み、
前記第１対向電極及び前記第２対向電極を含む保持キャパシタを備えた第１トランジスタを含む単位駆動回路を形成する、駆動回路基板の製造方法。
【請求項９】
前記第４工程においては、前記第１ゲート電極兼第２対向電極を、平面視において、前記第１ドレイン領域の前記第１チャネル領域側の一部と重なるように形成する、請求項８に記載の駆動回路基板の製造方法。
【請求項１０】
前記第２工程においては、前記多結晶シリコン層上以外にも前記第１絶縁層を形成し、
前記第４工程は、
前記第１絶縁層上に、前記第１トランジスタに含まれる前記第１酸化物半導体層と、第２トランジスタに含まれる第２酸化物半導体層とを、同一層として、同一材料で形成する酸化物半導体層形成工程と、
平面視において、第２チャネル領域である前記第２トランジスタに含まれる前記第２酸化物半導体層の一部とのみ重なるように、第２絶縁層を形成する第２絶縁層形成工程と、
平面視において、前記第２チャネル領域と重なるように、前記第２絶縁層上に第２ゲート電極を形成する第２ゲート電極形成工程と、
前記導体化不純物を含む層間絶縁膜を、前記第１トランジスタに含まれる前記第１酸化物半導体層と、前記第２チャネル領域以外の前記第２トランジスタに含まれる前記第２酸化物半導体層とに接するように形成し、前記導体化不純物が含まれた第２ソース領域と、前記導体化不純物が含まれた第２ドレイン領域と、前記導体化不純物が含まれた前記第１ゲート電極兼第２対向電極とを形成する層間絶縁膜形成工程と、を含む、請求項８または９に記載の駆動回路基板の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路基板及び駆動回路基板の製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
近年、トランジスタを含む単位駆動回路を複数個備えている駆動回路基板は、表示装置の分野では、表示装置の表示領域に表示を行う画素回路または、表示装置の非表示領域に設けられ、前記画素回路を駆動する駆動ドライバとしてよく用いられており、表示装置以外の分野でも、例えば、３Ｄプリンターや指紋センサなどの多様な分野への適用が可能であることから、その研究開発が活発に行われている。
【先行技術文献】
【特許文献】
【０００３】
米国公開特許公報US2015/0055051
米国公開特許公報US2015/0053935
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１及び２には、駆動トランジスタと選択トランジスタとを含む単位駆動回路を複数個備えている駆動回路基板が、表示装置の表示領域に表示を行う画素回路として用いられることについて記載されている。しかしながら、特許文献１及び２に記載の単位駆動回路に含まれる駆動トランジスタ及び選択トランジスタの一方は、半導体層として、多結晶シリコン層のみを備えており、駆動トランジスタ及び選択トランジスタの他方は、半導体層として、酸化物半導体層のみを備えている。したがって、特許文献１及び２に記載の単位駆動回路においては、多結晶シリコン層及び酸化物半導体層を効率的に利用できていない。
【０００５】
本開示の一態様は、多結晶シリコン層及び酸化物半導体層を効率的に利用した駆動回路基板及び駆動回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の駆動回路基板は、前記の課題を解決するために、
多結晶シリコン層の一部である第１チャネル領域と、前記多結晶シリコン層において、前記第１チャネル領域とは異なる領域に形成され、不純物が含まれた第１ソース領域及び第１ドレイン領域とを含む第１半導体層と、
前記第１半導体層上に設けられた第１絶縁層と、
平面視において、前記第１チャネル領域及び第１対向電極である前記第１ソース領域の一部に重なるように、前記第１絶縁層上に設けられ、導体化不純物及び酸化物半導体を含む第１ゲート電極兼第２対向電極と、
前記第１ドレイン領域と電気的に接続された第１ドレイン電極と、
前記第１ソース領域と電気的に接続された第１ソース電極と、
前記第１対向電極及び前記第２対向電極を含む保持キャパシタと、を備えた第１トランジスタを含む単位駆動回路を備えている。
【０００７】
本開示の駆動回路基板の製造方法は、前記の課題を解決するために、
多結晶シリコン層を形成する第１工程と、
前記多結晶シリコン層上に第１絶縁層を形成する第２工程と、
前記第１絶縁層上に、所定形状のレジスト膜を形成し、前記レジスト膜をマスクとして、前記多結晶シリコン層の一部に不純物を注入することで、第１チャネル領域と、前記不純物を含む第１ソース領域及び前記不純物を含む第１ドレイン領域とを形成する第３工程と、
前記レジスト膜を除去した後に、平面視において、前記第１チャネル領域と第１対向電極である前記第１ソース領域の一部とに重なるように、前記第１絶縁層上に、第１酸化物半導体層と導体化不純物とを含む第１ゲート電極兼第２対向電極を形成する第４工程と、
前記第１ドレイン領域と電気的に接続された第１ドレイン電極と、前記第１ソース領域と電気的に接続された第１ソース電極とを形成する第５工程と、を含み、
前記第１対向電極及び前記第２対向電極を含む保持キャパシタを備えた第１トランジスタを含む単位駆動回路を形成する。
【発明の効果】
【０００８】
本開示の一態様によれば、多結晶シリコン層及び酸化物半導体層を効率的に利用した駆動回路基板及び駆動回路基板の製造方法を提供できる。
【図面の簡単な説明】
【０００９】
実施形態１の駆動回路基板に備えられた単位駆動回路の回路図である。
実施形態１の駆動回路基板に備えられた第１トランジスタの概略的な構成を示す断面図である。
実施形態１の駆動回路基板を平面視した平面図であり、駆動回路基板の概略的な構成を示す図である。
実施形態１の駆動回路基板の概略的な構成を示す断面図である。
実施形態１の駆動回路基板に備えられた第１トランジスタ及び第２トランジスタそれぞれのオンオフ特性と、アモルファスシリコン半導体層を備えたトランジスタのオンオフ特性とを比較した図である。
実施形態１の駆動回路基板に備えられた第２トランジスタの第２半導体層における第２チャネル領域のＩ－Ｖ特性を示す図である。
実施形態１の駆動回路基板に備えられた第１トランジスタの第１ゲート電極兼第２対向電極のＩ－Ｖ特性と、第２トランジスタの第２半導体層おける第２ソース領域及び第２ドレイン領域のＩ－Ｖ特性とを示す図である。
実施形態１の駆動回路基板の製造方法における一部の工程を示す図である。
実施形態１の駆動回路基板の製造方法における他の一部の工程を示す図である。
実施形態１の駆動回路基板の製造方法におけるさらに他の一部の工程を示す図である。
比較例１の駆動回路基板の製造方法における一部の工程を示す図である。
実施形態２の駆動回路基板の概略的な構成を示す断面図である。
比較例１の駆動回路基板の概略的な構成を示す平面図である。
比較例１の駆動回路基板の概略的な構成を示す断面図である。
【発明を実施するための形態】
【００１０】
本開示の実施の形態について、図１から図１４に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。
（【００１１】以降は省略されています）

関連特許