特許ウォッチ

公開番号2025149804
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024170766
出願日2024-09-30
発明の名称ボルテージレギュレータ及び半導体装置
出願人エイブリック株式会社
代理人
主分類G05F 1/56 20060101AFI20251001BHJP(制御;調整)
要約【課題】ボルテージレギュレータの負荷及び電源が変動した場合における応答特性及び位相余裕が、温度に依存して劣化することを抑止する。
【解決手段】ボルテージレギュレータ1は、出力トランジスタ106を制御する差動増幅回路102と、位相補償回路160とを備え、位相補償回路160は、差動増幅回路102の出力端子にドレインが接続され、ドレイン-ソース間の電流が負の温度特性となる第一のトランジスタ112と、ドレインが第一のトランジスタ112のゲートに、ゲートが抵抗113を介して第一のトランジスタ112のゲートに接続され、ドレイン-ソース間の電流が負の温度特性となる第二のトランジスタ114と、出力トランジスタ106のゲートに入力される電圧を検出する電圧検出用トランジスタ201とを備え、電圧検出用トランジスタ201に流れる電流に応じて正の温度特性の電流を供給するカレントミラー回路110とを備える。
【選択図】図1
特許請求の範囲【請求項１】
基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅した電圧を前記出力トランジスタのゲートに出力する差動増幅回路と、
位相補償回路と、
を備えたボルテージレギュレータであって、
前記位相補償回路は、
前記差動増幅回路の出力端子にドレインが接続され、キャリア移動度の温度特性によりドレイン－ソース間の電流が負の温度特性となる第一のトランジスタと、
ドレインが前記第一のトランジスタのゲートに接続され、ゲートが抵抗を介して前記第一のトランジスタのゲートに接続されており、前記キャリア移動度の温度特性によりドレイン－ソース間の電流が負の温度特性となる第二のトランジスタと、
前記出力トランジスタのゲートに入力される電圧を検出する電圧検出用トランジスタを備え、前記電圧検出用トランジスタに流れる電流に応じて前記第一のトランジスタのドレインと前記第二のトランジスタのドレインに、正の温度特性の電流を供給するカレントミラー回路と、
を備えるボルテージレギュレータ。
続きを表示（約 1,200 文字）【請求項２】
前記カレントミラー回路は、前記位相補償回路の駆動電流値を制限する定電流源回路を備え、
前記定電流源回路は、
前記電圧検出用トランジスタのドレインにソースが接続され、ゲートが自身のドレインに接続される第三のトランジスタと、
前記電圧検出用トランジスタのドレインにソースが接続され、前記第三のトランジスタのゲートにゲートが接続される第四のトランジスタと、
前記第四のトランジスタのドレインにドレインが接続され、自身のドレインにゲートが接続され、ソースが接地された第五のトランジスタと、
前記第三のトランジスタのドレインにドレインが接続され、前記第五のトランジスタのゲートにゲートが接続される第六のトランジスタと、
前記第六のトランジスタのソースに一端が接続され、他端が接地される第一の抵抗と、
を備える請求項１に記載のボルテージレギュレータ。
【請求項３】
前記第一の抵抗は、負の温度特性を有する
請求項２に記載のボルテージレギュレータ。
【請求項４】
前記差動増幅回路は、接地された負極側電源端子を備え、
前記負極側電源端子は、正の温度特性の電流を接地点へ流す、
請求項１に記載のボルテージレギュレータ。
【請求項５】
基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅した電圧を前記出力トランジスタのゲートに出力する差動増幅回路と、
前記差動増幅回路と前記出力トランジスタとの間に接続された反転増幅器と、
位相補償回路と、
を備えたボルテージレギュレータであって、
前記位相補償回路は、
前記反転増幅器の出力端子にドレインが接続され、キャリア移動度の温度特性によりドレイン－ソース間の電流が負の温度特性となる第一のトランジスタと、
ドレインが前記第一のトランジスタのゲートに接続され、ゲートが抵抗を介して前記第一のトランジスタのゲートに接続されており、前記キャリア移動度の温度特性によりドレイン－ソース間の電流が負の温度特性となる第二のトランジスタと、
前記出力トランジスタのゲートに入力される電圧を検出する電圧検出用トランジスタを備え、前記電圧検出用トランジスタに流れる電流に応じて前記第一のトランジスタのドレインと前記第二のトランジスタのドレインに、正の温度特性の電流を供給するカレントミラー回路と、
を備えるボルテージレギュレータ。
【請求項６】
前記カレントミラー回路は、
ソースが電源端子に接続され、ゲート及びドレインが前記第一のトランジスタのゲート及び前記第二のトランジスタのドレインに接続された第七のトランジスタを備える、
請求項５に記載のボルテージレギュレータ。
【請求項７】
請求項１から請求項６のいずれか一項に記載のボルテージレギュレータを備える半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ボルテージレギュレータ及び半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
従来、電子デバイスの電源用の集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ；ＩＣ）として、入力電圧より低い一定の電圧を出力することが可能なボルテージレギュレータが広く用いられている。このようなボルテージレギュレータは、発振を抑止可能な位相補償機能を有している。位相補償機能を有するボルテージレギュレータについて開示された文献として、例えば、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－７１６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような従来技術によれば、ボルテージレギュレータの負荷及び電源が変動した場合における応答特性及び位相余裕は、負の温度特性を有していた。すなわち、従来技術に係るボルテージレギュレータは、位相補償回路の温度特性、及び位相補償回路へのバイアス用回路の温度特性に応じて、負荷及び電源が変動すると応答特性及び位相余裕が劣化する場合がある。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、ボルテージレギュレータの負荷及び電源が変動した場合における応答特性及び位相余裕が、温度に依存して劣化することを抑止可能なボルテージレギュレータ及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係るボルテージレギュレータは、基準電圧と出力トランジスタが出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路と、位相補償回路と、を備えたボルテージレギュレータであって、前記位相補償回路は、前記差動増幅回路の出力端子にドレインが接続され、キャリア移動度の温度特性によりドレイン－ソース間の電流が負の温度特性となる第一のトランジスタと、ドレインが前記第一のトランジスタのゲートに接続され、ゲートが抵抗を介して前記第一のトランジスタのゲートに接続されており、前記キャリア移動度の温度特性によりドレイン－ソース間の電流が負の温度特性となる第二のトランジスタと、前記出力トランジスタのゲートに入力される電圧を検出する電圧検出用トランジスタを備え、前記電圧検出用トランジスタに流れる電流に応じて前記第一のトランジスタのドレインと前記第二のトランジスタのドレインに、正の温度特性の電流を供給するカレントミラー回路とを備える。
【発明の効果】
【０００７】
本発明によれば、ボルテージレギュレータの負荷及び電源が変動した場合における応答特性及び位相余裕が、温度に依存して劣化することを抑止可能なボルテージレギュレータ及び半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
第１の実施形態に係るボルテージレギュレータを示す回路図である。
第１の実施形態に係る移動度の温度特性を示すグラフである。
第１の実施形態に係るトランジスタにおける電流別の利得周波数特性について説明するためのグラフである。
第２の実施形態に係るボルテージレギュレータを示す回路図である。
第３の実施形態に係るボルテージレギュレータを示す回路図である。
第４の実施形態に係るボルテージレギュレータを示す回路図である。
第５の実施形態に係るボルテージレギュレータを示す回路図である。
第６の実施形態に係るボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【０００９】
［実施形態］
以下、本発明の態様に係るボルテージレギュレータについて、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。
【００１０】
［第１の実施形態］
図１は、第１の実施形態に係るボルテージレギュレータを示す回路図である。まず、同図を参照しながらボルテージレギュレータ１について説明する。ボルテージレギュレータ１は、基準電圧回路１０１と、差動増幅回路１０２と、位相補償回路１６０と、ＰＭＯＳトランジスタ１０６と、抵抗１０８と、抵抗１０９と、グランド端子１００と、出力端子１２１と、電源端子１５０とを備える。
なお、これらボルテージレギュレータ１が備える要素の全てが、単一の集積回路の内部に備えられる必要はなく、一部の要素（例えば、抵抗１０８及び抵抗１０９等）は、ＩＣの外部に存在していてもよい。
また、グランド端子１００及び電源端子１５０は、符号が省略されている箇所が存在するが、各端子を示す記号が同一であればそれぞれグランド端子１００及び電源端子１５０である。
さらに、以下の説明において、ＰＭＯＳトランジスタ１０６を、出力トランジスタと記載する場合がある。
（【００１１】以降は省略されています）

関連特許