特許ウォッチ

公開番号2025140568
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024040050
出願日2024-03-14
発明の名称積層インダクタ
出願人株式会社村田製作所
代理人弁理士法人WisePlus
主分類H01F 27/29 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】クラック等の構造欠陥に起因する信頼性の低下を抑制することができる積層インダクタを提供する。
【解決手段】積層インダクタ1Aにおいて、複数のコイル導体層CC1～CC8は、積層方向に連続する第1コイル導体層41をM+N層(M及びNは自然数)有する。第1コイル導体層41のそれぞれは、第1並列部P11～P14を有する。積層方向に隣り合う第1コイル導体層41の第1並列部同士は、少なくとも2つのビア導体Vを介して並列接続されている。第1コイル導体層のうち、M層は第1外部電極21に接続される第1引き出し導体51を有する第1引き出し層41Mであり、N層は第1引き出し導体51を有していない第1非引き出し層41Nである。Mは2以上の自然数であり、少なくとも1組の第1引き出し層41Mの積層方向での間には、少なくとも1層の第1非引き出し層41Nが存在する。
【選択図】図3
特許請求の範囲【請求項１】
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
前記積層体の外表面に設けられ、前記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
前記コイルは、前記絶縁層とともに前記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
前記複数のコイル導体層は、前記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
前記第１コイル導体層のそれぞれは、第１並列部を有し、
前記積層方向に隣り合う前記第１コイル導体層の前記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第１コイル導体層のうち、Ｍ層は前記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は前記第１引き出し導体を有していない第１非引き出し層であり、
Ｍは２以上の自然数であり、
少なくとも１組の前記第１引き出し層の前記積層方向での間には、少なくとも１層の前記第１非引き出し層が存在する、積層インダクタ。
続きを表示（約 1,300 文字）【請求項２】
複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、
前記積層体の外表面に設けられ、前記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備え、
前記コイルは、前記絶縁層とともに前記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成され、
前記複数のコイル導体層は、前記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有し、
前記第１コイル導体層のそれぞれは、第１並列部を有し、
前記積層方向に隣り合う前記第１コイル導体層の前記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されており、
前記第１コイル導体層のうち、Ｍ層は前記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は前記第１引き出し導体を有していない第１非引き出し層であり、
前記積層方向から見たときに、前記第１引き出し層の周回部のうち、電流経路を構成する部分は、前記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである、積層インダクタ。
【請求項３】
前記第１引き出し層において、前記第１外部電極と、前記第１外部電極までの経路長が最も短い位置に存在する前記ビア導体と、の間を接続する部分は、前記第１外部電極と接する部分を除いて、直線状の形状からなる、請求項２に記載の積層インダクタ。
【請求項４】
Ｍは２以上の自然数であり、
少なくとも１組の前記第１引き出し層の前記積層方向での間には、少なくとも１層の前記第１非引き出し層が存在する、請求項２又は３に記載の積層インダクタ。
【請求項５】
前記第１引き出し層の少なくとも１層において、前記第１引き出し導体のうち前記第１外部電極と接する部分の幅は、前記第１並列部の幅よりも大きい、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項６】
前記第１引き出し層における前記第１引き出し導体のうち前記第１外部電極と接する部分の幅の合計は、前記第１引き出し層及び前記第１非引き出し層における前記第１並列部の幅の合計と同等以上である、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項７】
Ｍ＋Ｎは３以上の自然数であり、
前記第１引き出し層は前記積層方向に２層以上連続していない、請求項１～３のいずれか１項に記載の積層インダクタ。
【請求項８】
Ｍ＋Ｎは３以上の自然数であり、
前記第１引き出し層と前記第１非引き出し層とは、前記積層方向に交互に設けられている、請求項７に記載の積層インダクタ。
【請求項９】
Ｍ＝２、かつ、Ｎ＝２であり、
２層の前記第１引き出し層の間に２層の前記第１非引き出し層が前記積層方向に連続して設けられている、請求項７に記載の積層インダクタ。
【請求項１０】
前記第１引き出し層において、前記第１引き出し導体と前記第１並列部とは直接接続されている、請求項１～３のいずれか１項に記載の積層インダクタ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、積層インダクタに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１には、複数の絶縁体層からなる積層体と、上記積層体の外側に形成された外部電極と、上記積層体の内部にスパイラル状に形成されたコイル導体とを備え、上記コイル導体は外部電極と電気的に接続される引出部と引出部以外のコイル本体とを有し、上記コイル導体は絶縁体層に形成された導体パターンと絶縁体層を貫通し複数の導体パターンを電気的に接続するビアホール導体とを有し、一部の絶縁体層に形成された導体パターンは略矩形状の４つの頂点を含み一辺の一部を欠くＣ字状パターンであり、他の一部の絶縁体層に形成された導体パターンは上記略矩形状における上記Ｃ字状パターンにて欠けた一辺の一部に相当するＩ字状パターンであり、上記コイル本体を構成する導体パターンは上記Ｃ字状パターンと上記Ｉ字状パターンのみであり、上記コイル本体はＣ字状パターンが２層以上連続して積層される部分構造を有し、上記コイル本体におけるＣ字状パターンの個数はＩ字状パターンの個数よりも多い、積層インダクタが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－１６２１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、積層インダクタの製造時には、押し切りカットやダイサーカット等の方法で、積層体ブロックをカットする工程が含まれうる。特許文献１に記載の積層インダクタでは、積層体ブロックのカット時に生じる応力により、引き出し導体自体又は引き出し導体と絶縁層との界面にクラック等の構造欠陥が生じるおそれがある。積層インダクタに構造欠陥が生じると、積層インダクタの使用時における断線等のリスクが高くなるため、積層インダクタの信頼性が低下してしまう。
【０００５】
本発明は、上記の問題を解決するためになされたものであり、クラック等の構造欠陥に起因する信頼性の低下を抑制することができる積層インダクタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の積層インダクタは、複数の絶縁層が積層方向に積層され、内部にコイルを有する積層体と、上記積層体の外表面に設けられ、上記コイルに電気的に接続された第１外部電極及び第２外部電極と、を備える。上記コイルは、上記絶縁層とともに上記積層方向に積層された複数のコイル導体層が電気的に接続されることにより構成される。上記複数のコイル導体層は、上記積層方向に連続する第１コイル導体層をＭ＋Ｎ層（Ｍ及びＮは自然数）有する。上記第１コイル導体層のそれぞれは、第１並列部を有する。上記積層方向に隣り合う上記第１コイル導体層の上記第１並列部同士は、少なくとも２つのビア導体を介して並列接続されている。上記第１コイル導体層のうち、Ｍ層は上記第１外部電極に接続される第１引き出し導体を有する第１引き出し層であり、Ｎ層は上記第１引き出し導体を有していない第１非引き出し層である。
【０００７】
第１の態様において、Ｍは２以上の自然数であり、少なくとも１組の上記第１引き出し層の上記積層方向での間には、少なくとも１層の上記第１非引き出し層が存在する。
【０００８】
第２の態様において、上記積層方向から見たときに、上記第１引き出し層の周回部のうち、電流経路を構成する部分は、上記第１非引き出し層の周回部のうち、電流経路を構成する部分と向き及び形状が同じである。
【発明の効果】
【０００９】
本発明によれば、クラック等の構造欠陥に起因する信頼性の低下を抑制することができる積層インダクタを提供することができる。
【図面の簡単な説明】
【００１０】
図１は、本発明の第１実施形態に係る積層インダクタの一例を模式的に示す斜視図である。
図２は、図１に示す積層インダクタを高さ方向に透視して示す図である。
図３は、図１に示す積層インダクタの内部構造の一例を模式的に示す分解平面図である。
図４は、図１に示す積層インダクタを幅方向に透視して示す図である。
図５は、比較例の積層インダクタを高さ方向に透視して示す図である。
図６は、比較例の積層インダクタを幅方向に透視して示す図である。
図７は、図５でのＶＩＩ－ＶＩＩ線に沿った断面において、第１引き出し導体を拡大して示す模式図である。
図８は、本発明の第２実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
図９は、本発明の第３実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
図１０は、本発明の第４実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
図１１は、本発明の第５実施形態に係る積層インダクタの一例を模式的に示す分解平面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許