特許ウォッチ

公開番号2025077661
公報種別公開特許公報(A)
公開日2025-05-19
出願番号2023190028
出願日2023-11-07
発明の名称高周波回路部品
出願人株式会社村田製作所
代理人個人,個人
主分類H04B 1/38 20150101AFI20250512BHJP(電気通信技術)
要約【課題】小型化を図ることが可能であり、さらに高周波特性の低下を抑制することが可能な高周波回路部品を提供する。
【解決手段】第1チップが、第1絶縁層、第1絶縁層の上に積層された第1デバイス層、前記第1デバイス層の上に積層された第1多層配線層、及び第1アンカーを含む。第1チップに高周波回路が形成されている。第2チップが、基板、基板の上に配置された第2多層配線層、及び第2アンカーを含む。第2チップに、高周波回路を制御する制御回路が形成されている。第1アンカーは、第1デバイス層及び第1絶縁層に埋め込まれ、第1絶縁層の表面に露出しておいる。第2アンカーは、第2多層配線層に埋め込まれ、第2多層配線層の表面に露出している。第1アンカーと第2アンカーとは、同一の金属材料で形成されている。第1アンカーの、第1絶縁層の表面に露出した部分と、第2アンカーの、第2多層配線層の表面に露出した部分とが相互に接続されている。
【選択図】図1
特許請求の範囲【請求項１】
第１絶縁層、前記第１絶縁層の上に積層された第１デバイス層、前記第１デバイス層の上に積層された第１多層配線層、及び第１アンカーを含み、高周波回路が形成されている第１チップと、
基板、前記基板の上に配置された第２多層配線層、及び第２アンカーを含み、前記高周波回路を制御する制御回路が形成されている第２チップと
を備え、
前記第１アンカーは、前記第１デバイス層及び前記第１絶縁層に埋め込まれ、前記第１絶縁層の表面に露出しており、
前記第２アンカーは、前記第２多層配線層に埋め込まれ、前記第２多層配線層の表面に露出しており、
前記第１アンカーと前記第２アンカーとは、同一の金属材料で形成されており、前記第１アンカーの、前記第１絶縁層の表面に露出した部分と、前記第２アンカーの、前記第２多層配線層の表面に露出した部分とが相互に接続されている高周波回路部品。
続きを表示（約 650 文字）【請求項２】
前記第１多層配線層の複数の配線の膜厚の合計値が、前記第２多層配線層の複数の配線の膜厚の合計値より大きい請求項１に記載の高周波回路部品。
【請求項３】
前記第１アンカーは、前記第１デバイス層内のグランド電位が与えられる領域に接続されており、
前記第２多層配線層はグランド配線を含み、
前記第２アンカーは、前記グランド配線に接続されている請求項１または２に記載の高周波回路部品。
【請求項４】
前記第１アンカーは前記高周波回路に接続されており、前記第２アンカーは前記制御回路に接続されている請求項１または２に記載の高周波回路部品。
【請求項５】
前記第２多層配線層の層数が、前記第１多層配線層の層数より多い請求項１または２に記載の高周波回路部品。
【請求項６】
前記基板を平面視したとき、前記第２チップは前記第１チップの外側まで広がっており、
前記第１多層配線層から突出する第１バンプと、
前記第２多層配線層のうち、平面視において前記第１チップと重ならない部分から突出する第２バンプと
をさらに備え、
前記第２アンカーは、前記第２多層配線層の配線を介して前記第２バンプに接続されている請求項１または２に記載の高周波回路部品。
【請求項７】
前記第１アンカー及び前記第２アンカーは前記制御回路から絶縁されている請求項１または２に記載の高周波回路部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、高周波回路部品に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
誘電体多層基板に、高周波スイッチ素子やデコーダ素子が実装された高周波モジュールが公知である（特許文献１）。この高周波モジュールは、例えば携帯端末等の無線通信機器のメインボードに実装される。送受信系からの送信信号が、高周波スイッチを介してアンテナ端子に伝送され、アンテナ端子から入力された受信信号が、高周波スイッチを介して送受信系に伝送される。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－２０３４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高周波スイッチ等を含む高周波モジュールの他に、送信信号の電力増幅を行うパワーアンプ、受信信号の増幅を行うローノイズアンプ、パワーアンプやローノイズアンプを制御する制御回路等が、無線通信機器のメインボードに搭載される。このため、これら個々の回路部品を搭載するための領域を、メインボードの実装面に確保しなければならない。無線通信機器の小型化を図るために、高周波回路部品の小型化が望まれている。
【０００５】
また、ローノイズアンプ、パワーアンプ等を構成するトランジスタの動作速度の向上を図るために、バルクシリコン基板に代えて、セミコンダクターオンインシュレータ（ＳＯＩ）基板が用いられる場合がある。高周波回路の動作周波数が高くなると、ＳＯＩ層に形成されたトランジスタと埋込酸化膜下のシリコン基板との間の寄生容量の非線形が顕在化し、高周波特性の改善効果が低減されてしまう。
【０００６】
本発明の目的は、小型化を図ることが可能であり、さらに高周波特性の低下を抑制することが可能な高周波回路部品を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、
第１絶縁層、前記第１絶縁層の上に積層された第１デバイス層、前記第１デバイス層の上に積層された第１多層配線層、及び第１アンカーを含み、高周波回路が形成されている第１チップと、
基板、前記基板の上に配置された第２多層配線層、及び第２アンカーを含み、前記高周波回路を制御する制御回路が形成されている第２チップと
を備え、
前記第１アンカーは、前記第１デバイス層及び前記第１絶縁層に埋め込まれ、前記第１絶縁層の表面に露出しており、
前記第２アンカーは、前記第２多層配線層に埋め込まれ、前記第２多層配線層の表面に露出しており、
前記第１アンカーと前記第２アンカーとは、同一の金属材料で形成されており、前記第１アンカーの、前記第１絶縁層の表面に露出した部分と、前記第２アンカーの、前記第２多層配線層の表面に露出した部分とが相互に接続されている高周波回路部品が提供される。
【発明の効果】
【０００８】
第１チップが第２チップに積み重ねられているため、第１チップと第２チップとを別々に実装基板に実装する構成と比べて、高周波回路部品の小型化を図ることが可能である。第１チップの第１絶縁層の表面に露出した第１アンカーが、第２チップの第２アンカーに接続されているため、第１チップを個別に機械的に支持する支持基板が不要である。第１チップがシリコン等の支持基板を含む構成では、第１チップの高周波回路と支持基板との間の寄生容量の影響により、高周波特性が低下するが、支持基板が不要であるため、高周波特性の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
図１Ａは、第１実施例による高周波回路部品の概略断面図であり、図１Ｂは、第１アンカー及び第２アンカーの平面視における配置を示す図であり、図１Ｃは、第１アンカーと第２アンカーとの接続部分の一構成例を示す概略断面図であり、図１Ｄは、第１アンカーと第２アンカーとの接続部分の他の構成例を示す概略断面図である。
図２Ａは、第１実施例による高周波回路部品のブロック図であり、図２Ｂは、高周波回路、入出力バッファ回路、デジタル論理回路、及びアナログ制御回路の平面視における位置関係を示す図である。
図３Ａ、図３Ｂ、及び図３Ｃは、第１実施例による高周波回路部品の製造途中段階における概略断面図である。
図４Ａ及び図４Ｂは、第１実施例による高周波回路部品の製造途中段階における概略断面図である。
図５は、第２実施例による高周波回路部品の概略断面図である。
図６Ａは、第３実施例による高周波回路部品の第１チップ、第２チップ、第１アンカー、及び第２アンカーの平面視における位置関係を示す図であり、図６Ｂは、第１チップの概略断面図である。
図７は、第４実施例による高周波回路部品の概略断面図である。
図８は、第５実施例による高周波回路部品の概略断面図である。
図９は、第６実施例による高周波回路部品の概略断面図である。
図１０は、第７実施例による高周波回路部品の概略断面図である。
図１１Ａは、第８実施例による高周波回路部品の概略断面図であり、図１１Ｂは、高周波回路部品の種々の構成要素の平面視における位置関係を示す図である。
【発明を実施するための形態】
【００１０】
［第１実施例］
図１Ａから図４Ｂまでの図面を参照して、第１実施例による高周波回路部品について説明する。
図１Ａは、第１実施例による高周波回路部品の概略断面図である。第１実施例による高周波回路部品は第１チップ１０及び第２チップ３０を含む。図１Ａにおいて、高周波回路部品を構成する種々の構成要素、例えばトランジスタ、配線、ビア、バンプ等の個数、大きさ、位置関係等は、実際の個数、大きさ、位置関係を表しているわけではない。
（【００１１】以降は省略されています）

関連特許