特許ウォッチ

公開番号2025098185
公報種別公開特許公報(A)
公開日2025-07-01
出願番号2025052461,2021544972
出願日2025-03-26,2020-08-26
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20250624BHJP()
要約【課題】占有面積が小さい半導体装置を提供する。
【解決手段】第1の酸化物半導体を有する第1のトランジスタと、第2の酸化物半導体を有する第2のトランジスタと、容量素子と、第1の絶縁体と、第2のトランジスタのソースまたはドレインに接する第1の導電体と、を有し、容量素子は、第2の導電体と、第3の導電体と、第2の絶縁体と、を有し、第1の絶縁体に埋め込まれるように、第1のトランジスタ、第2のトランジスタ、および第1の導電体が配置され、第2の導電体は、第1の導電体の上面、および第1のトランジスタのゲートの上面に接して配置され、第2の絶縁体は、第2の導電体および第1の絶縁体上に配置され、第3の導電体は、第2の絶縁体を介して、第2の導電体を覆って配置される。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタと、容量素子と、第１の絶縁体と、第１の導電体と、を有し、
前記第１のトランジスタは、第１の酸化物半導体と、第１のゲートと、第１のゲート絶縁体と、を有し、
前記第２のトランジスタは、第２の酸化物半導体と、第２のゲートと、第２のゲート絶縁体と、を有し、
前記容量素子は、第２の導電体と、第３の導電体と、第２の絶縁体と、を有し、
前記第１の絶縁体は、前記第１の酸化物半導体、および前記第２の酸化物半導体の上に配置され、
前記第１の絶縁体は、前記第１の酸化物半導体に達する第１の開口が形成され、前記第２の酸化物半導体に達する第２の開口が形成され、前記第２のトランジスタのソースまたはドレインの一方に達する第３の開口が形成され、
前記第１の開口の中に、前記第１のゲート絶縁体、および前記第１のゲートが配置され、
前記第２の開口の中に、前記第２のゲート絶縁体、および前記第２のゲートが配置され、
前記第３の開口の中に、前記第１の導電体が配置され、
前記第２の導電体は、前記第１の導電体の上面、および前記第１のゲートの上面に接して配置され、
前記第２の絶縁体は、前記第２の導電体および前記第１の絶縁体上に配置され、
前記第３の導電体は、前記第２の絶縁体を介して、前記第２の導電体を覆って配置される、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
続きを表示（約 1,900 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。
【背景技術】
【０００４】
近年、チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタ（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）が注目されている（特許文献１）。
【０００５】
ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、特許文献２および３には、ＯＳトランジスタを用いた不揮発性メモリが開示されている。ＯＳトランジスタを用いた不揮発性メモリは、データの書き換え可能回数に制限がなく、さらにデータを書き換えるときの消費電力も少ない。また、特許文献３には、ＯＳトランジスタのみで不揮発性メモリのメモリセルを構成した例が開示されている。
【０００６】
なお、本明細書においてＯＳトランジスタを用いた不揮発性メモリをＮＯＳＲＡＭ（登録商標）と呼ぶ場合がある。ＮＯＳＲＡＭとは「ＮｏｎｖｏｌａｔｉｌｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。
【先行技術文献】
【特許文献】
【０００７】
特開２００７－１２３８６１号公報
特開２０１１－１５１３８３号公報
特開２０１６－１１５３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一形態は、占有面積が小さい半導体装置を提供することを課題の一とする。または、本発明の一形態は、高集積化が可能な半導体装置を提供することを課題の一とする。または、本発明の一形態は、記憶容量の大きい半導体装置を提供することを課題の一とする。または、本発明の一形態は、製造コストの低い半導体装置を提供することを課題の一とする。または、本発明の一形態は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量素子と、第１の絶縁体と、第１の導電体と、を有し、第１のトランジスタは、第１の酸化物半導体と、第１のゲートと、第１のゲート絶縁体と、を有し、第２のトランジスタは、第２の酸化物半導体と、第２のゲートと、第２のゲート絶縁体と、を有し、容量素子は、第２の導電体と、第３の導電体と、第２の絶縁体と、を有し、第１の絶縁体は、第１の酸化物半導体、および第２の酸化物半導体の上に配置され、第１の絶縁体は、第１の酸化物半導体に達する第１の開口が形成され、第２の酸化物半導体に達する第２の開口が形成され、第２のトランジスタのソースまたはドレインの一方に達する第３の開口が形成され、第１の開口の中に、第１のゲート絶縁体、および第１のゲートが配置され、第２の開口の中に、第２のゲート絶縁体、および第２のゲートが配置され、第３の開口の中に、第１の導電体が配置され、第２の導電体は、第１の導電体の上面、および第１のゲートの上面に接して配置され、第２の絶縁体は、第２の導電体および第１の絶縁体上に配置され、第３の導電体は、第２の絶縁体を介して、第２の導電体を覆って配置される、半導体装置である。
（【００１１】以降は省略されています）

関連特許