特許ウォッチ

公開番号2025111191
公報種別公開特許公報(A)
公開日2025-07-30
出願番号2024005448
出願日2024-01-17
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H10D 30/66 20250101AFI20250723BHJP()
要約【課題】帰還容量Cresをより効果的に得ることが可能な半導体装置を提供する。
【解決手段】半導体装置1は、ゲートフィンガー領域11に、半導体基板2の主面側に形成されたゲート電位トレンチ5と、半導体基板2の主面側にゲート電位トレンチ5を挟み込むように形成された所定電位トレンチ6と、ゲート電位トレンチ5と所定電位トレンチ6との間の第1領域7に形成された第1導電型のドリフト領域3と、ドリフト領域3の上方の領域であって、所定電位トレンチ6に対して、ゲート電位トレンチ5が位置する側とは反対側の第2領域8に形成された第2導電型のウェル領域4と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
トランジスタを動作可能に形成するアクティブセル領域とゲート配線を引き出すゲートフィンガー領域とを含む半導体基板を備え、
前記ゲートフィンガー領域に、
前記半導体基板の主面側に形成されたゲート電位トレンチと、
前記半導体基板の主面側に前記ゲート電位トレンチを挟み込むように形成された、ゲートと異なる所定電位の所定電位トレンチと、
前記半導体基板における前記ゲート電位トレンチと前記所定電位トレンチとの間の第１領域に形成された第１導電型のドリフト領域と、
前記半導体基板における前記ドリフト領域の上方の領域であって、前記所定電位トレンチに対して、前記ゲート電位トレンチが位置する側とは反対側の第２領域に形成された第２導電型のウェル領域と、
を備える、半導体装置。
続きを表示（約 890 文字）【請求項２】
前記ウェル領域は、前記所定電位に接続され、
前記ゲート電位トレンチと前記ウェル領域は、離間している、
請求項１に記載の半導体装置。
【請求項３】
前記ゲート電位トレンチは、前記半導体基板の主面側から前記ゲート電位トレンチの底部まで、前記ドリフト領域に覆われている、
請求項１に記載の半導体装置。
【請求項４】
前記ゲート電位トレンチの幅は、前記所定電位トレンチの幅よりも広い、
請求項１に記載の半導体装置。
【請求項５】
前記ゲート電位トレンチの深さは、前記所定電位トレンチの深さよりも深い、
請求項１に記載の半導体装置。
【請求項６】
前記第１領域に、前記ドリフト領域の上方に形成された前記第２導電型のチャネル領域を備える、
請求項１に記載の半導体装置。
【請求項７】
前記第１領域に、前記ドリフト領域の上方に形成された前記第１導電型のホールバリア領域を備える、
請求項１に記載の半導体装置。
【請求項８】
前記第１領域に、前記ホールバリア領域の上方に形成された前記第２導電型のチャネル領域を備える、
請求項７に記載の半導体装置。
【請求項９】
平面視で前記ゲートフィンガー領域が延在する方向と直交する方向に伸びる前記アクティブセル領域の端部に、
前記ゲート電位トレンチと、
前記ゲート電位トレンチと対向するように形成された前記所定電位トレンチと、
前記端部における前記ゲート電位トレンチと前記所定電位トレンチとの間の領域に形成された前記ドリフト領域と、
を備える、請求項１に記載の半導体装置。
【請求項１０】
前記ゲートフィンガー領域は、平面視で前記アクティブセル領域の外側であって、前記アクティブセル領域の第１の端部に沿って延在する領域である、
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を構成する半導体装置に関連する技術として、特許文献１が知られている。特許文献１には、ＥＧＥ（エミッタ－ゲート－エミッタ）型のトレンチゲートＩＧＢＴを構成する半導体装置が記載されている。特許文献１の半導体装置では、ゲート配線引き出し領域に、平面視において四角形の外形と四角形の内形とで囲まれた形状であるゲート電位トレンチが、並列に複数設けられている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－７９３０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、複数のゲート電位トレンチをＰ型のＰウェル領域（フローティング領域）内に形成し、平面視においてゲート電位トレンチの内形よりも内側の領域に、Ｎ－型のドリフト領域を形成することにより、トレンチゲート電極とドリフト領域との間で形成される容量を、帰還容量Ｃｒｅｓとして用いる。帰還容量Ｃｒｅｓをより効果的に得ることができる半導体装置が望まれている。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置は、トランジスタを動作可能に形成するアクティブセル領域とゲート配線を引き出すゲートフィンガー領域とを含む半導体基板を備える。ゲートフィンガー領域には、半導体基板の主面側にゲート電位トレンチが形成され、半導体基板の主面側にゲート電位トレンチを挟み込むように、ゲートと異なる所定電位の所定電位トレンチが形成されている。半導体基板における前記ゲート電位トレンチと前記所定電位トレンチとの間の第１領域には、第１導電型のドリフト領域が形成されている。半導体基板における前記ドリフト領域の上方の領域であって、所定電位トレンチに対して、ゲート電位トレンチが位置する側とは反対側の第２領域には、第２導電型のウェル領域が形成されている。
【発明の効果】
【０００７】
前記一実施の形態によれば、帰還容量Ｃｒｅｓをより効果的に得ることができる。
【図面の簡単な説明】
【０００８】
関連するＩＧＢＴ並列接続回路の構成例を示す回路図である。
実施の形態に係る半導体装置の概要構成を示す平面図である。
実施の形態に係る半導体装置の概要構成を示す断面図である。
実施の形態１に係る半導体装置の構成例を示す平面図である。
実施の形態１に係る半導体装置の構成例を示す平面図である。
比較例の半導体装置の構成例を示す断面図である。
比較例の半導体装置の寄生容量を説明するための断面図である。
実施の形態１に係る半導体装置の構成例を示す拡大平面図である。
実施の形態１に係る半導体装置の構成例を示す拡大平面図である。
実施の形態１に係る半導体装置の構成例を示す断面図である。
実施の形態１に係る半導体装置の構成例を示す拡大平面図である。
実施の形態１に係る半導体装置の構成例を示す断面図である。
実施の形態１に係る半導体装置の寄生容量を説明するための断面図である。
実施の形態１に係る半導体装置の構成例を示す断面図である。
実施の形態１に係る半導体装置の構成例を示す断面図である。
実施の形態２に係る半導体装置の構成例を示す断面図である。
実施の形態２に係る半導体装置の寄生容量を説明するための断面図である。
実施の形態２に係る半導体装置の構成例を示す断面図である。
実施の形態２に係る半導体装置の寄生容量を説明するための断面図である。
実施の形態２に係る半導体装置の構成例を示す断面図である。
実施の形態２に係る半導体装置の寄生容量を説明するための断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施の形態について説明する。なお、説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
各図面において、ＸＹＺ三次元直交座標系を示しており、ＸＹ平面は、半導体基板の面（表面または裏面）と並行な平面である。ＸＹ平面と直交するＺ方向は、半導体基板における、上下方向、高さ方向または厚さ方向である。平面視とは、ＸＹ平面をＺ方向から見ることである。
（【００１１】以降は省略されています）

関連特許