特許ウォッチ

公開番号2025114262
公報種別公開特許公報(A)
公開日2025-08-05
出願番号2024008855
出願日2024-01-24
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人,個人
主分類H01L 25/07 20060101AFI20250729BHJP(基本的電気素子)
要約【課題】装置面積に対するダイパッドの面積を従来よりも拡大可能とし、放熱性の向上が可能な半導体装置を提供する。
【解決手段】半導体装置101は、少なくとも3つの第1ダイパッド11と、第1ダイパッド11にそれぞれ搭載された少なくとも3つの第1半導体素子21と、第1半導体素子21をそれぞれ電気的に接続する第1ワイヤ31と、第1ダイパッド11と交互に配置された少なくとも3つの第2ダイパッド12と、第2ダイパッド12にそれぞれ搭載された少なくとも3つの第2半導体素子22と、第2半導体素子22をそれぞれ電気的に接続する第2ワイヤ32と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
少なくとも３つの第１ダイパッドと、
前記第１ダイパッドにそれぞれ搭載された少なくとも３つの第１半導体素子と、
前記第１半導体素子をそれぞれ電気的に接続する第１ワイヤと、
前記第１ダイパッドと交互に配置された少なくとも３つの第２ダイパッドと、
前記第２ダイパッドにそれぞれ搭載された少なくとも３つの第２半導体素子と、
前記第２半導体素子をそれぞれ電気的に接続する第２ワイヤと、
を備える、半導体装置。
続きを表示（約 2,100 文字）【請求項２】
前記第１ダイパッドのうち、前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における一端側に配置された前記第１ダイパッドから延伸する第１主端子と、
前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における他端側に配置された第２主端子と、
少なくとも３つの前記第２ダイパッドから延伸する少なくとも３つの出力端子と、
前記第１ダイパッド、前記第２ダイパッド、前記第１半導体素子、前記第２半導体素子、前記第１ワイヤ、前記第２ワイヤ、前記第１主端子の一部、前記第２主端子の一部、及び、前記出力端子の一部を封止する封止樹脂と、
をさらに備えた、
請求項１に記載の半導体装置。
【請求項３】
前記封止樹脂は、平面視形状が四角形であり、
前記第１主端子、前記第２主端子、及び、前記出力端子は、前記封止樹脂の平面視における辺のうち、前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向に伸びる辺である第１辺を含む前記封止樹脂の第１側面から突出するように設けられた、
請求項２に記載の半導体装置。
【請求項４】
前記封止樹脂は、平面視形状が四角形であり、
前記出力端子は、前記封止樹脂の平面視における辺のうち、前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向に伸びる辺である第１辺を含む前記封止樹脂の第１側面から突出するように設けられ、
前記第１主端子は、前記封止樹脂の平面視における辺のうち、前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記一端側の辺である第２辺を含む前記封止樹脂の第２側面から突出するように設けられ、
前記第２主端子は、前記封止樹脂の平面視における辺のうち、前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記他端側の辺である第３辺を含む前記封止樹脂の第３側面から突出するように設けられた、
請求項２に記載の半導体装置。
【請求項５】
前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向において、前記出力端子は、前記封止樹脂から突出した部分の幅が前記第２ダイパッドの幅よりも長く、
前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向と直交する方向において、前記第１主端子は、前記封止樹脂から突出した部分の幅が前記第１ダイパッドの幅よりも長く、
前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向と直交する方向において、前記第２主端子は、前記封止樹脂から突出した部分の幅が前記第２ダイパッドの幅よりも長い、
請求項４に記載の半導体装置。
【請求項６】
前記第１主端子、前記第２主端子、及び、前記出力端子は、前記封止樹脂から突出した部分のうちの少なくとも一部が櫛歯型に形成されている、
請求項２から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２主端子と前記第２半導体素子とを電気的に接続する第３ワイヤをさらに備え、
前記第１ワイヤは、前記第２ダイパッドを挟んで隣り合う２つの前記第１ダイパッド間を接続するようにそれぞれ設けられ、
前記第２ワイヤは、前記第１ダイパッドを挟んで隣り合う２つの前記第２ダイパッドにそれぞれ搭載された２つの前記第２半導体素子間を接続するようにそれぞれ設けられ、
前記第３ワイヤは、前記第２ダイパッドのうち、前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記他端側に配置された前記第２ダイパッドに搭載された前記第２半導体素子と前記第２主端子との間を接続するように設けられる、
請求項２から請求項５のいずれか１項に記載の半導体装置。
【請求項８】
前記第１ワイヤのうち前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記一端側の２つの第１ダイパッド間を接続するように設けられる前記第１ワイヤ、前記第２ワイヤのうち前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記他端側の２つの第２半導体素子間を接続するように設けられる前記第２ワイヤ、及び、前記第３ワイヤは、ワイヤ本数が複数である、
請求項７に記載の半導体装置。
【請求項９】
前記第１ワイヤのうち前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記一端側の２つの第１ダイパッド間を接続するように設けられる前記第１ワイヤ、前記第２ワイヤのうち前記第１ダイパッド及び前記第２ダイパッドが交互に配置された方向における前記他端側の２つの第２半導体素子間を接続するように設けられる前記第２ワイヤ、及び、前記第３ワイヤは、前記他端側の２つの第１ダイパッド間を接続するように設けられる前記第１ワイヤ、及び、前記一端側の２つの第２半導体素子間を接続するように設けられる前記第２ワイヤよりもワイヤの線径が太い、
請求項７に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、複数の半導体素子と制御用集積回路とを１つのパッケージ内に搭載した半導体装置として、複数の半導体素子が１つのダイパッド上に搭載されたものが知られている。例えば、特許文献１では、半導体素子である一対のＩＧＢＴチップ及びフリーホールダイオードの組が、リードフレームの１つのダイパッド部に複数搭載されている。詳細には、高電位側の３組のＩＧＢＴチップ及びフリーホールダイオードが１つのダイパッド部に搭載され、低電位側の３組のＩＧＢＴチップ及びフリーホールダイオードが３つのダイパッド部にそれぞれ搭載されている。ＩＧＢＴチップ及びフリーホールダイオードは、ボンディングワイヤによって所定のリードフレームと電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－１１１１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の装置では、高電位側の３組のＩＧＢＴチップ及びフリーホールダイオードが１つのダイパッド部に搭載されているため、互いに電気的に接続される必要がある高電位側の半導体素子と低電位側の半導体素子とが離れた位置に配置された構成となっている。そのため、低電位側の半導体素子が搭載されたダイパッド部と接続するリード端子を、高電位側の半導体素子がある方向へと近づけるように曲げて配置し、当該リード端子の曲げた部分を用いて、ワイヤボンディングにより高電位側の半導体素子と低電位側の半導体素子とを電気的に接続している。
【０００５】
したがって、特許文献１の装置では、曲げたリード端子を配置するためのスペースが必要となるため、曲げたリード端子を配置するスペースの分だけ、装置全体の面積に対するダイパッド部の面積を広げることが出来ず、ダイパッド部の面積拡大による半導体素子の放熱性の向上を図ることができないという問題があった。
【０００６】
本開示は、上記のような問題点を解決するためになされたもので、装置面積に対するダイパッドの面積を従来よりも拡大可能とし、放熱性の向上が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、少なくとも３つの第１ダイパッドと、第１ダイパッドにそれぞれ搭載された少なくとも３つの第１半導体素子と、第１半導体素子をそれぞれ電気的に接続する第１ワイヤと、第１ダイパッドと交互に配置された少なくとも３つの第２ダイパッドと、第２ダイパッドにそれぞれ搭載された少なくとも３つの第２半導体素子と、第２半導体素子をそれぞれ電気的に接続する第２ワイヤと、を備える。
【発明の効果】
【０００８】
本開示に係る半導体装置によれば、装置面積に対するダイパッドの面積を拡大可能とすることで、放熱性の向上を図ることができる。
【図面の簡単な説明】
【０００９】
本開示の実施の形態１に係る半導体装置を示す平面図である。
本開示の実施の形態１に係る半導体装置を示す断面図である。
本開示の実施の形態２に係る半導体装置を示す平面図である。
本開示の実施の形態２に係る半導体装置を示す断面図である。
本開示の実施の形態２に係る半導体装置を示す断面図である。
本開示の実施の形態３に係る半導体装置を示す平面図である。
本開示の実施の形態４に係る半導体装置を示す平面図である。
本開示の実施の形態５に係る半導体装置を示す平面図である。
【発明を実施するための形態】
【００１０】
以下では、本開示に係る半導体装置の一例について、図面を用いて説明する。図面において、同一又は相当する部分には同一の参照番号を付し、その説明は繰り返さず省略する。
（【００１１】以降は省略されています）

関連特許