特許ウォッチ

公開番号2025114121
公報種別公開特許公報(A)
公開日2025-08-05
出願番号2024008600
出願日2024-01-24
発明の名称半導体装置
出願人三菱電機株式会社
代理人弁理士法人高田・高橋国際特許事務所
主分類H02M 1/08 20060101AFI20250729BHJP(電力の発電,変換,配電)
要約【課題】本開示は半導体装置に関し、省コスト化及び省スペース化を実現できる半導体装置を提供することを目的とする。
【解決手段】本開示の半導体装置は、高圧端子と、低圧端子と、制御端子とを有する第一スイッチング素子と、第一スイッチング素子と並列に接続され、高圧端子と、低圧端子と、制御端子とを有する第二スイッチング素子と、第一スイッチング素子の制御端子及び第二スイッチング素子の制御端子にGND端子の電位を基準とした制御信号を供給して第一スイッチング素子及び第二スイッチング素子を駆動する駆動回路と、第一スイッチング素子の低圧端子と第二スイッチング素子の低圧端子の間に接続された抵抗と、を備える。駆動回路のGND端子は、第二スイッチング素子の低圧端子と抵抗との間に接続されている。
【選択図】図1
特許請求の範囲【請求項１】
高圧端子と、低圧端子と、制御端子とを有する第一スイッチング素子と、
前記第一スイッチング素子と並列に接続され、高圧端子と、低圧端子と、制御端子とを有する第二スイッチング素子と、
前記第一スイッチング素子の前記制御端子及び前記第二スイッチング素子の前記制御端子にＧＮＤ端子の電位を基準とした制御信号を供給して前記第一スイッチング素子及び前記第二スイッチング素子を駆動する駆動回路と、
前記第一スイッチング素子の前記低圧端子と前記第二スイッチング素子の前記低圧端子の間に接続された抵抗と
を備え、
前記駆動回路の前記ＧＮＤ端子が、前記第二スイッチング素子の前記低圧端子と前記抵抗との間に接続されている
半導体装置。
続きを表示（約 900 文字）【請求項２】
前記抵抗と並列に接続され、前記第一スイッチング素子の前記低圧端子にアノードが接続されたダイオードをさらに備える請求項１に記載の半導体装置。
【請求項３】
前記抵抗と並列に接続された第三スイッチング素子をさらに備え、
前記駆動回路は、前記第一スイッチング素子及び第二スイッチング素子をオフする際に前記第三スイッチング素子をオンにする
請求項１に記載の半導体装置。
【請求項４】
前記第二スイッチング素子が、前記第一スイッチング素子に内蔵されている
請求項１から３の何れか一項に記載の半導体装置。
【請求項５】
前記抵抗がコイルあるいは配線である
請求項１から３の何れか一項に記載の半導体装置。
【請求項６】
高圧端子と、低圧端子と、制御端子とを有する第一スイッチング素子と、
前記第一スイッチング素子の前記制御端子にＧＮＤ端子の電位を基準とした制御信号を供給して前記第一スイッチング素子を駆動する駆動回路と、
前記第一スイッチング素子の前記低圧端子と前記駆動回路のＧＮＤ端子との間に接続された抵抗と
を備え、
前記駆動回路は、前記ＧＮＤ端子から前記低圧端子に向かう方向で前記抵抗に電流を流す電流源を有する半導体装置。
【請求項７】
高圧端子と、低圧端子と、制御端子とを有する第一スイッチング素子と、
前記第一スイッチング素子の前記制御端子にＧＮＤ端子の電位を基準とした制御信号を供給して前記第一スイッチング素子を駆動する駆動回路と、
前記第一スイッチング素子の前記低圧端子と前記駆動回路のＧＮＤ端子との間に配置された抵抗と
を備え、
前記駆動回路は、前記低圧端子から前記ＧＮＤ端子に向かう方向で前記抵抗に電流を流す電流源を有する半導体装置。
【請求項８】
前記第一スイッチング素子がワイドバンドギャップ半導体によって形成されている
請求項１から３、６、７の何れか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１には、スイッチング素子のゲート電圧を上げるため、スイッチング素子のエミッタ部に負電源を設けることで、エミッタ電位を下げる技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１７５２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、負電源の維持のために外部電源が別途必要となるため、高いコスト及び大きなスペースが必要となる課題があった。
【０００５】
本開示は上述の問題を解決するため、省コスト化及び省スペース化を実現できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の態様は、高圧端子と、低圧端子と、制御端子とを有する第一スイッチング素子と、第一スイッチング素子と並列に接続され、高圧端子と、低圧端子と、制御端子とを有する第二スイッチング素子と、第一スイッチング素子の制御端子及び第二スイッチング素子の制御端子にＧＮＤ端子の電位を基準とした制御信号を供給して第一スイッチング素子及び第二スイッチング素子を駆動する駆動回路と、第一スイッチング素子の低圧端子と第二スイッチング素子の低圧端子の間に接続された抵抗と、を備え、駆動回路のＧＮＤ端子が、第二スイッチング素子の低圧端子と抵抗との間に接続されている半導体装置であることが好ましい。
【発明の効果】
【０００７】
本開示の態様によれば、負電源を設けることなくスイッチング素子のゲート電圧を変化させることで、省コスト化及び省スペース化を実現できる。
【図面の簡単な説明】
【０００８】
本開示の実施の形態１に係る半導体装置を示す図である。
本開示の実施の形態２に係る半導体装置を示す図である。
本開示の実施の形態３に係る半導体装置を示す図である。
本開示の実施の形態４に係る半導体装置を示す図である。
本開示の実施の形態５に係る半導体装置を示す図である。
本開示の実施の形態６に係る半導体装置を示す図である。
本開示の実施の形態７に係る半導体装置を示す図である。
【発明を実施するための形態】
【０００９】
実施の形態１
図１は、本開示の実施の形態１に係る半導体装置を示す図である。半導体装置１００は、第一スイッチング素子４を備える。第一スイッチング素子４は、例えばＩＧＢＴである。第一スイッチング素子４は、高圧端子と、低圧端子と、制御端子とを有する。第一スイッチング素子４がＩＧＢＴである場合、高圧端子はコレクタ、低圧端子はエミッタ、制御端子はゲートである。第一スイッチング素子のエミッタとコレクタの間には還流素子８が接続されている。
【００１０】
なお、本開示では第一スイッチング素子４がＩＧＢＴである態様を示すが、それに限るものではなく、例えばＭＯＳＦＥＴであってもよい。第一スイッチング素子４がＭＯＳＦＥＴである場合、高圧端子はドレイン、低圧端子はソース、制御端子はゲートである。後述する第二スイッチング素子６及び第三スイッチング素子１８においても同様とする。
（【００１１】以降は省略されています）

関連特許