特許ウォッチ

公開番号2025118924
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2025083182,2021524389
出願日2025-05-19,2019-11-07
発明の名称微分電圧電流検知装置
出願人ヴィスアイシーテクノロジーズリミテッド
代理人個人,個人,個人,個人
主分類G01R 19/04 20060101AFI20250805BHJP(測定;試験)
要約【課題】パルス電圧源の検出および測定の少なくとも一方のための新規な装置を提供する。
【解決手段】二次巻線110と電磁結合された一次巻線108を有する変圧器104であって、一次巻線は第1のインダクタンスL1を有する変圧器と、一次巻線と結合された少なくとも1つの抵抗素子112を含み、そのことによりパルス電圧源120と共に閉回路を形成する微分器106であって、二次巻線上に誘導パルス電圧を電磁誘導するように構成された微分器とを備える装置100であって、誘導パルス電圧は、パルス電圧源を示す装置。
【選択図】図4
特許請求の範囲【請求項１】
明細書および／または図面に記載の発明。

発明の詳細な説明【技術分野】
【０００１】
本開示の技術は、全般的には、電圧電流検知に関し、特にパワー・エレクトロニクス・システムにおける微分電圧電流の検出および測定のための装置に関する。
続きを表示（約 5,100 文字）【背景技術】
【０００２】
一般に、電圧電流を検知するためのさまざまな方法および装置が当技術分野で知られている。さまざまな測定技術および検出技術があるが、そのいくつかは、検知（シャント）抵抗器、変流器（ＣＴ）などのファラデーの電磁誘導の法則ならびにロゴスキーコイル法に基づく技術、磁場センサ（例えば、ホール効果センサならびにフラックスゲートセンサ）に基づく技術、磁気抵抗電流センサを使用する磁気抵抗効果に基づく技術、通電導体の周囲に位置決めされた光ファイバにおけるファラデーの磁気光学効果に基づく技術、専用集積回路（ＩＣ）、プリント回路基板（ＰＣＢ）における導体トレース抵抗検知、従来の電流計ならびに電圧計を使用する直接法などを含む。これらの方法はそれぞれ、利点と欠点とを有する。例えば、シャント抵抗器技術は、比較的単純であるが、シャント抵抗器を通る電流フローの増加に伴って増加する電力損失を示す。ＣＴ技術は、高電流を測定するために使用され得るが、一般にヒステリシスを示す場合があり、典型的には、ＣＴの磁心材料（例えば、フェライト）の飽和を引き起こし得る望ましくない直流（ＤＣ）成分を示す場合がある。ロゴスキーコイル技術は、低インダクタンスを示し、磁心がないために飽和状態にならないが、この方法は、比較的低い感度を示し、典型的には、増幅器ならびに積分回路の使用を必要とする場合があり、積分回路は電力を必要とする。ホール効果センサなどの磁場センサに基づく技術は、高精度測定を達成することができるが、典型的には、低雑音増幅器および温度補償回路を含む信号調整電子回路を必要とする低レベル出力を生成する。磁気抵抗効果に基づく技術は、一般に、高感度測定を可能にするが、非線形挙動を示す場合があり、外部磁場からの損傷を受けやすい場合がある。トレース抵抗検知技術は、低コストであるが、典型的には、電流測定値を効果的に変化させ、かつ有用な測定値を得るために増幅器の使用を必要とする導体トレースの熱ドリフトを起こす。
【０００３】
ここで図１を参照すると、図１は、従来技術である、トランジスタ実装スイッチを通る電流フローを測定するための直列接続検知回路（全体が１０で示されている）の概略図である。回路１０は、トランジスタ１２と、検知抵抗器１４と、電圧検知サブ回路１６（すなわち、ローパスフィルタ／積分回路を介して実装される）とを含む。電圧検知サブ回路１６は、直列ＲＣ回路を形成する、抵抗器１８およびコンデンサ２０を含む。トランジスタ１２は、電源スイッチとして機能し、典型的には、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などによって実装される。トランジスタ１２は、典型的には、ゲート（Ｇ）、ドレイン（Ｄ）、ソース（Ｓ）、およびボディ（Ｂ）で示される端子を含み、ドレイン端子は高電圧電源２２に接続され、ゲート端子は入力（ゲート駆動）信号源（図示せず）に接続され、ボディ端子およびソース端子は互いに相互接続され、さらに検知抵抗器１４ならびにローパスフィルタ／積分器１６に接続される。高電圧は、トランジスタ１２のドレイン端子と接地との間に接続される。
【０００４】
図１は、トランジスタ１２のゲート端子を駆動する入力信号２４（時間の関数として）を示す。入力信号２４は、トランジスタ１２のスイッチング状態を制御するために使用され、トランジスタ１２は、導通（『オン』）状態と非導通（『オフ』）状態との間のスイッチとして機能する。簡略化するために、過渡状態については、この先行技術の例では説明しない。ｔ＜ｔ
１
における入力信号２４は０であり、トランジスタ１２はオフに切り替えられる（すなわち、高電圧源２２と検知抵抗器１４との間を導通状態にしない）。ｔ
１
≦ｔ≦ｔ
２
の間の入力信号２４は、トランジスタ１２をオン状態に切り替えるように駆動し、その結果、電流がトランジスタ１２（すなわち、ドレイン端子とソース端子との間）、ならびに検知抵抗器１４を通って流れるようになる。検知抵抗器１４（典型的には、低オーム抵抗器）を通って流れる電流は、検知抵抗器１４の両端間の電圧降下Ｖ
Ｒｓ
を生じる。直列ＲＣローパスフィルタ／積分回路である電圧検知サブ回路１６は、電圧降下Ｖ
Ｒｓ
を検知し、出力信号２６を生成する。出力信号２６を測定し、検知抵抗器１４の抵抗を知ることによって、スイッチ（すなわち、トランジスタ１２）および検知抵抗器１４を通って流れる電流が決定される。
【０００５】
図１に示されるような直列接続検知抵抗器を使用する電流検知技術のいくつかの欠点は、検知抵抗器１４を通る電流フローから生じる（すなわち、電流および抵抗器の値に依存する）時間累積エネルギー損失（例えば、熱として）、誘導スパイクを引き起こし得るトランジスタ１２と検知抵抗器１４との間の望ましくないインダクタンスの発生、典型的には、低電圧出力信号（ミリボルトのオーダー）、高電圧に対する最小限の保護または無保護、ならびに電圧降下Ｖ
Ｒｓ
によって引き起こされるトランジスタ１２のＶ
ｇｓ
（ゲート－ソース電圧）の低減によって示される導通損失を含み得る。
【０００６】
電流を検知するための別の既知の先行技術は、検知するように意図された電流が流れる電源スイッチ（例えば、スイッチングトランジスタ）に並列接続される電流検知回路または専用集積回路（ＩＣ）を使用する。ここで図２Ａおよび図２Ｂを参照する。図２Ａは、先行技術であるトランジスタ実装スイッチを通る電流フローを測定するための並列接続検知回路（全体が３０で示されている）の概略図である。図２Ｂは、図２Ａの並列接続検知回路内の集積回路（ＩＣ）の動作に対応するタイミング図（全体が５０で示されている）である。回路３０（図２Ａ）は、トランジスタ３２と、集積回路（ＩＣ）３４と、ゲート抵抗器３６とを含む。トランジスタ３２は、図２Ａでは、ＭＯＳＦＥＴとして示されているが、同じ原理がＩＧＢＴにも適用される。ＩＣ３４は、ＩｎｔｅｒｎａｔｉｏｎａｌＲｅｃｔｉｆｉｅｒＣｏｒｐｏｒａｔｉｏｎｌ（ＩｎｆｉｎｅｏｎＴｅｃｈｎｏｌｏｇｉｅｓＡＧによって買収）製のＩＲ２５７５０電流検知ＩＣである。ＩＣ３４は、ＣＳピン（本明細書では「ピン」、「コネクタ」、および「端子」は同義である）、ＧＡＴＥピン、ＶＳピン、およびＣＯＭピンを含む。ＩＣ３４のＧＡＴＥ端子は、トランジスタ３２のゲート端子およびゲート抵抗器３６の一端に接続される。ゲート抵抗器３６の他端は、ゲート駆動入力信号端子４０に接続される。ＣＯＭ端子は、トランジスタ３２のソース端子に接続され、トランジスタ３２は接地される。ＶＳ端子は、高電圧スイッチングノード／端子４２に接続される。ＣＳ端子は、出力信号端子４４を構成する。
【０００７】
トランジスタ３２は、外部装置および電圧（図示せず）を『オン』および『オフ』に切り替えるために使用される電源スイッチとして機能する。図２Ａに関連して説明した構成は、ＩＣ３４がトランジスタ３２のドレイン端子およびソース端子に並列接続されていることを示している。したがって、ＩＣ３４は、（トランジスタ３２がＭＯＳＦＥＴである場合）トランジスタ３２のドレイン端子とソース端子との間の電圧、すなわちＶＤＳ（ｏｎ）、またはトランジスタ３２がＩＢＧＴである場合、コレクタ端子とエミッタ端子との間の電圧、すなわちＶＣＥ（ｏｎ）を測定するために使用される並列接続検知回路として動作可能である。ＩＣ３４の内部回路（図示されていないが、オンラインで入手可能）は、ＭＯＳＦＥＴ（ＨＶＦＥＴ）と、ＲＣ遅延回路と、ｐ型金属酸化物半導体（ＰＭＯＳ）ホールドダウントランジスタとを含む。内部回路図（図示せず）を含むＩＲ２５７５０の詳細および動作原理は、ｗｗｗ．ｉｆｒ．ｃｏｍ経由でＩｎｔｅｒｎａｔｉｏｎａｌＲｅｃｔｉｆｉｅｒＣｏｒｐｏｒａｔｉｏｎによって発行された「ＡｐｐｌｉｃａｔｉｏｎＮｏｔｅＡＮ－１１９９」に記載されている。ＩＣ３４は、ゲート駆動入力信号４０を利用して、内部回路に電力を供給し、内部回路をオンオフする。
【０００８】
図２Ｂのタイミング図５０をさらに参照すると、トランジスタ３２の『オフ』時間の間、ゲート駆動入力信号４０は、『ロー』（すなわち、ＣＯＭにおいて）であり、さらにＣＳ端子において同様である。ゲート駆動入力信号４０が『ハイ』（矩形波形）になると、トランジスタ３２はオンになり、ドレイン電圧は、トランジスタ３２を通って流れる電流とその特性Ｒ
ＤＳ
（ｏｎ）（温度依存である）との積に依存するＶ
ＤＳ
（ｏｎ）に向かって高電圧から減少する。ＩＣ３４のＲＣ遅延回路によって生じる短い時間遅延に続いて、ＨＶＦＥＴがオンになって、ＰＭＯＳがオフになり、トランジスタ３２のドレイン電圧がＨＶＦＥＴを介して出力信号４４としてＩＣ３４のＣＳ出力端子に導通される。ゲート抵抗器３６は、ＩＣ３４がトランジスタ３２のターンオン時間後に短い時間遅延でターンオンすることを可能にする。ＣＳ出力端子における出力信号４４は、補助回路（図示せず）に供給され得る目標電流検知信号である。逆に、ゲート駆動入力信号４０が「ロー」に変化すると、トランジスタ３２はオフになって、ＨＶＦＥＴはオフになり、ＣＳ端子はＣＯＭにある。
【０００９】
並列接続検知回路３０（図２Ａ）は、従来の直列接続の抵抗器・検知回路１０（図１）に対する進歩と考えられるが、両回路ともスイッチングの結果としてノイズスパイクを示す可能性がある。さらに、回路３０において、出力電圧Ｖ
ＤＳ
（ｏｎ）がトランジスタ３２を通って流れる電流とＲ
ＤＳ
（ｏｎ）との積に依存すると仮定すると、「高」電流（例えば、２アンペア）または比較的「高い」Ｒ
ＤＳ
（ｏｎ）（例えば、０．２５Ω）のうちの少なくとも一方が、ほぼ
TIFF
2025118924000002.tif
7
162
ボルトのオーダーの出力電圧（Ｖ）を生成するために必要とされる。したがって、回路３０は、追加の利得ブロック（例えば、増幅器）の使用、ならびに温度（すなわち、周囲および自己発熱）に対するＶ
ＤＳ
（ｏｎ）の変動を考慮して温度補償管理技術の利用を必要とし得る。
【００１０】
電流を検知するための別の先行技術は、検知するように意図された電流が流れる検知抵抗器を含む検知回路に接続された変流器を使用する。ここで図３Ａ、図３Ｂ、図３Ｃおよび図３Ｄを参照する。図３Ａは、先行技術の電流フローを測定するための変流器を使用する電流検知回路（全体が６０で示されている）の概略図である。図３Ｂは、図３Ａの電流検知回路の一部の単純な等価回路（全体が８０で示されている）の概略図である。図３Ｃは、図３Ａの電流検知回路の動作に対応する中間出力電圧波形（全体が９０で示されている）の概略図である。図３Ｄは、図３Ａの電流検知回路の動作に対応する出力電圧波形（全体が９６で示されている）の概略図である。電流検知回路６０（図３Ａ）は、変流器６２、ダイオード７２、リセット抵抗器７０、および検知抵抗器７４（Ｒ
Ｓ
）を含む。変流器６２は、二次巻線６６（例えば、典型的には複数の巻線）と電磁結合された一次巻線６４（例えば、１本の巻線を有する）を含む。二次巻線のインダクタンスは、インダクタ６８で表される（一方、その寄生容量（すなわち、その巻線間）は図３Ａには示されていない）。ダイオード７２のアノードは二次巻線６６の一方の端子に接続され、ダイオード７２のカソードは検知抵抗器７４に接続され、検知抵抗器７４は二次巻線６６の第２の端子と共に閉回路を形成する。
（【００１１】以降は省略されています）

関連特許