特許ウォッチ

公開番号2025120837
公報種別公開特許公報(A)
公開日2025-08-18
出願番号2024015962
出願日2024-02-05
発明の名称駆動回路
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H02M 1/08 20060101AFI20250808BHJP(電力の発電,変換,配電)
要約【課題】出力端子の電圧の変化の開始を簡易に検出すること。
【解決手段】ハイサイドトランジスタの駆動回路は、入力信号の第1エッジに応じて生成されたローレベルの第1パルス信号を伝送する伝送ラインL1の電圧VL1と入力信号の第2エッジに応じて生成されたローレベルの第2パルス信号を伝送する伝送ラインL2の電圧VL2とがともに第1閾値電圧よりも低下している場合に、電圧Vsの変化が開始したことを検出するマスク回路54を備える。
【選択図】図18
特許請求の範囲【請求項１】
ハイサイドトランジスタの駆動回路であって、
入力信号の第１エッジに応じて生成されたローレベルの第１パルス信号を伝送する第１伝送ラインの第１電圧と前記入力信号の第２エッジに応じて生成されたローレベルの第２パルス信号を伝送する第２伝送ラインの第２電圧とがともに第１閾値電圧よりも低下している場合に、ハイサイド接地電位の変化が開始したことを検出するマスク回路を備える、駆動回路。
続きを表示（約 1,300 文字）【請求項２】
前記第１パルス信号を検出して第１検出信号を出力する第１信号検出回路と、
前記第２パルス信号を検出して第２検出信号を出力する第２信号検出回路と、
前記第１検出信号及び前記第２検出信号に基づいて、前記入力信号を復元する復元回路と、
を更に備え、
前記マスク回路は、前記ハイサイド接地電位の変化が開始したことを検出したことに応じて、マスク信号を前記復元回路に出力し、
前記復元回路は、前記マスク信号によって、前記第１検出信号及び前記第２検出信号をマスクする、請求項１に記載の駆動回路。
【請求項３】
前記マスク回路は、
前記第１電圧が急低下したか否かを判定する第１判定回路と、
前記第２電圧が急低下したか否かを判定する第２判定回路と、
前記第１電圧と前記第２電圧とがともに急低下したと判定された場合に、前記ハイサイド接地電位の変化が開始したことを検出して前記マスク信号を生成するマスク生成回路と、
を備え、
前記第１判定回路は、前記第１電圧が前記第１閾値電圧よりも大きい第２閾値電圧よりも低下してから所定時間が経過する前に前記第１電圧が前記第１閾値電圧よりも低下した場合に、前記第１電圧が急低下したと判定し、
前記第２判定回路は、前記第２電圧が前記第２閾値電圧よりも低下してから前記所定時間が経過する前に前記第２電圧が前記第１閾値電圧よりも低下した場合に、前記第２電圧が急低下したと判定する、請求項２に記載の駆動回路。
【請求項４】
前記第１判定回路は、
前記第１電圧が前記第１閾値電圧よりも低い場合にハイレベルの第１出力信号を出力する第１インバータ回路と、
前記第１電圧が前記第２閾値電圧よりも低い場合にハイレベルの第２出力信号を出力する第２インバータ回路と、
前記第２インバータ回路の後段に設けられ、前記第２出力信号を前記所定時間だけ遅延する第１遅延回路と、
前記第１遅延回路の後段に設けられ、前記第１遅延回路によって遅延された前記第２出力信号の電圧レベルを反転して第３出力信号を出力する第３インバータ回路と、
前記第１出力信号と前記第２出力信号と前記第３出力信号との論理積演算を行う第１論理積回路と、
を備える、請求項３に記載の駆動回路。
【請求項５】
前記第２判定回路は、
前記第２電圧が前記第１閾値電圧よりも低い場合にハイレベルの第４出力信号を出力する第４インバータ回路と、
前記第２電圧が前記第２閾値電圧よりも低い場合にハイレベルの第５出力信号を出力する第５インバータ回路と、
前記第５インバータ回路の後段に設けられ、前記第５出力信号を前記所定時間だけ遅延する第２遅延回路と、
前記第２遅延回路の後段に設けられ、前記第２遅延回路によって遅延された前記第５出力信号の電圧レベルを反転して第６出力信号を出力する第６インバータ回路と、
前記第４出力信号と前記第５出力信号と前記第６出力信号との論理積演算を行う第２論理積回路と、
を備える、請求項３又は請求項４に記載の駆動回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１には、直列に接続された上側スイッチング素子及び下側スイッチング素子のうちの、上側スイッチング素子をオンオフ制御する上側ドライバが記載されている。例えば、特許文献１に記載の上側ドライバにおいては、Ｐ端子とＮ端子との間に上側スイッチング素子と下側スイッチング素子とが直列に接続され、上側スイッチング素子と下側スイッチング素子とが接続されるノードが出力端子に接続されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／１３１１５７号
【０００４】
［概要］
下側スイッチング素子がオンからオフに切り替えられると、上記出力端子の電圧が上昇する。このため、上記電圧を直接モニタするためには、高耐圧の回路が必要となる。
【０００５】
本開示は、出力端子の電圧の変化の開始を簡易に検出することが可能な駆動回路を説明する。
【０００６】
本開示の一側面に係る駆動回路は、ハイサイドトランジスタの駆動回路であって、入力信号の第１エッジに応じて生成されたローレベルの第１パルス信号を伝送する第１伝送ラインの第１電圧と入力信号の第２エッジに応じて生成されたローレベルの第２パルス信号を伝送する第２伝送ラインの第２電圧とがともに第１閾値電圧よりも低下している場合に、ハイサイド接地電位の変化が開始したことを検出するマスク回路を備える。
【図面の簡単な説明】
【０００７】
図１は、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭ（Intelligent Power Module）の例示的な内部構成を示す図である。
図２は、図１に示されるＩＰＭの適用例を示す図である。
図３は、図１に示されるハイサイドトランジスタの駆動回路を概略的に説明するための図である。
図４は、図３に示される検出回路を概略的に説明するための図である。
図５は、図３に示されるレベルシフト回路及びクランプ回路の例示的な回路構成を示す図である。
図６は、上回生時における電圧変化を説明するための図である。
図７は、図５に示される差動対回路の動作を説明するための図である。
図８は、図５に示される急速充電回路の動作を説明するための図である。
図９は、図５に示されるクランプ回路の、下回生時における動作を説明するための図である。
図１０は、クランプ回路及び信号検出回路の別の回路構成を示す図である。
図１１は、図４に示される信号検出回路の例示的な回路構成を示す図である。
図１２は、図１１に示される信号検出回路の、入力信号が入力されていない場合の動作を説明するための図である。
図１３は、図１１に示される信号検出回路の、入力信号が入力された場合の動作を説明するための図である。
図１４は、図４に示される低下検出回路の例示的な回路構成を示す図である。
図１５は、図１４に示される低下検出回路の動作を説明するための図である。
図１６は、信号検出を説明するための図である。
図１７は、図１４に示される低下検出回路が用いられない場合の信号検出を説明するための図である。
図１８は、図４に示されるマスク回路の例示的な回路構成を示す図である。
図１９は、図１８に示されるマスク回路の動作を説明するための図である。
図２０は、図１８に示されるマスク回路による変化検出を説明するための図である。
図２１は、遅延回路の例示的な回路構成を示す図である。
図２２は、図２１に示される遅延回路の遅延動作を説明するための図である。
図２３は、遅延回路の別の例示的な回路構成を示す図である。
図２４は、図２３に示される遅延回路の遅延動作を説明するための図である。
図２５は、図２１に示される遅延回路における遅延時間のばらつきを説明するための図である。
図２６は、遅延回路の更に別の例示的な回路構成を示す図である。
図２７は、図２６に示される遅延回路における遅延時間のばらつきを説明するための図である。
【０００８】
［詳細な説明］
以下、図面を参照しながら本開示の実施形態が詳細に説明される。なお、図面の説明において同一要素には同一符号が付され、重複する説明は省略される。
【０００９】
図１及び図２を参照しながら、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭを説明する。図１は、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭの例示的な内部構成を示す図である。図２は、図１に示されるＩＰＭの適用例を示す図である。
【００１０】
図１及び図２に示されるＩＰＭ１は、パワー素子とゲートドライバとを１パッケージに封入したデバイスである。ＩＰＭ１のパッケージとしては、例えば、ＤＩＰ（Dual In-line Package）が用いられる。ＩＰＭ１のパッケージとして、ＨＳＤＩＰ（Shrink Dual In-line Package with Heat Sink）及びＳＭＤ（Surface Mount Device）などの任意のパッケージが用いられ得る。ＩＰＭ１は、例えば、ＭＣＵ（Micro Control Unit）１００によって制御され、モータＭを駆動する。モータＭの例としては、３相ＤＣ（Direct Current）ブラシレスモータが挙げられる。
（【００１１】以降は省略されています）

関連特許