特許ウォッチ

公開番号2025134056
公報種別公開特許公報(A)
公開日2025-09-11
出願番号2025120449,2024139645
出願日2025-07-17,2020-06-12
発明の名称半導体装置の製造方法
出願人株式会社レゾナック
代理人個人,個人,個人
主分類H01L 21/60 20060101AFI20250904BHJP(基本的電気素子)
要約【課題】半導体チップの三次元実装を行う場合において、半導体チップの微細接合を行いつつ接合不良を低減する方法を提供する。
【解決手段】半導体装置の製造方法は、第1絶縁膜及び第1電極を有する第1半導体基板を準備する工程と、第2絶縁膜及び複数の第2電極を有する第2半導体基板を準備する工程と、第2半導体基板を個片化し、第2絶縁膜に対応する絶縁膜部分と少なくとも1つの第2電極とをそれぞれが備えた複数の半導体チップを取得する工程と、第1半導体基板の第1絶縁膜と半導体チップの絶縁膜部分とを互いに貼り合わせる工程と、第1半導体基板の第1電極と半導体チップの第2電極とを直接接合する工程と、を備える。この製造方法では、第1絶縁膜及び第2絶縁膜の少なくとも一方の絶縁膜が有機材料を含む。
【選択図】図2

特許請求の範囲【請求項１】
第１絶縁膜及び第１電極を有する第１半導体基板を準備する工程と、
第２絶縁膜及び複数の第２電極を有する第２半導体基板を準備する工程と、
前記第２半導体基板を個片化し、前記第２絶縁膜に対応する絶縁膜部分と少なくとも１つの前記第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、
前記第１半導体基板の前記第１絶縁膜と前記半導体チップの前記絶縁膜部分とを互いに貼り合わせる工程と、
前記第１半導体基板の前記第１電極と前記半導体チップの前記第２電極とを直接接合する工程と、を備え、
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方の絶縁膜が有機材料を含む、
半導体装置の製造方法。
続きを表示（約 1,000 文字）【請求項２】
前記第１絶縁膜及び前記第２絶縁膜の一部に無機材料を含む、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１絶縁膜と前記絶縁膜部分とを互いに貼り合わせた後に、前記第１電極と前記第２電極とを直接接合する、
請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１電極及び前記第２電極のいずれも銅から構成されており、銅同士が接合する、
請求項１～３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料の弾性率が７．０ＧＰａ以下である、
請求項１～４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料の熱膨張係数は７０ｐｐｍ／ｋ以下である、
請求項１～５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料は、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ＰＢＯ前駆体、感光性樹脂、熱硬化性の非導電性フィルム、又は、熱硬化性樹脂を含む、
請求項１～６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記半導体チップを樹脂で覆うように封止する工程と、
前記封止された樹脂及び前記半導体チップを研削する工程と、
前記半導体チップの研削された面に配線層を形成する工程と、を備える、
請求項１～７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記第１半導体基板に前記複数の半導体チップが取り付けられた半製品を切断して、前記第１半導体基板に含まれる第１半導体チップと、前記第２半導体基板に含まれる前記半導体チップである第２半導体チップとをそれぞれが少なくとも１つ備える複数の半導体装置を取得する工程を更に備える、
請求項１～８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
請求項１～９の何れか一項に記載の半導体装置の製造方法において、前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方の絶縁膜として用いられる、有機材料。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳しくは、個片化された半導体チップを半導体基板（別の半導体チップ又は半導体ウェハー等）に接合する半導体装置の製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
近年、ＬＳＩの集積度を向上させるために三次元実装が検討されている。非特許文献１には、半導体チップの三次元実装の一例が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
F.C. Chen et al., “Systemon Integrated Chips(SoIC TM) for 3D Heterogeneous Integration”, 2019IEEE 69th Electronic Components and Technology Conference (ECTC),p.594-599(2019)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような半導体チップの三次元実装を行う場合において、デバイス同士の配線の微細接合及び接合時の位置ずれ防止のため、Wafer-to-Wafer（Ｗ２Ｗ）接合に用いられるハイブリッドボンディング技術を使うことが検討されている。しかしながら、半導体チップの三次元実装を行う場合、Ｗ２Ｗと異なり、半導体チップへの個片化を行う工程により異物（切断破片）が発生することがあり、この異物が半導体チップ等の接合界面（ハイブリッドボンディングの絶縁膜）に付着してしまう虞がある。この絶縁膜には酸化シリコン（ＳｉＯ
２
）等の無機材料が一般的に用いられているが、硬い材料であることから、付着した異物が絶縁膜に大きな空隙、例えば異物高さの１０００倍近い直径の空隙を接合界面方向に生じさせてしまう。このため、Ｗ２Ｗに用いられているハイブリッドボンディング技術を単に半導体チップの三次元実装に適用しても、このような空隙により接合不良を引き起こしてしまう虞がある。一方、これらの接合不良を防ぐために高い清浄度を持つクリーンルーム及び装置を利用する場合、クリーンルーム等に対する設備投資により多額の費用が必要となる。
【０００５】
そこで、本発明は、半導体チップの三次元実装を行う場合において、半導体チップの微細接合を行いつつ接合不良を低減する方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体装置の製造方法は、第１基板本体と、該第１基板本体の一面に設けられた第１絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、第２基板本体と、該第２基板本体の一面に設けられた第２絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、第１半導体基板の一面側及び第２半導体基板の一面側の少なくとも一方を研磨する工程と、第２半導体基板を個片化し、第２絶縁膜に対応する絶縁膜部分と少なくとも１つの第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、第１半導体基板の第１電極に対して複数の半導体チップの内の少なくとも１つの半導体チップの第２電極の位置合わせを行う工程と、第１半導体基板の第１絶縁膜と半導体チップの絶縁膜部分とを互いに貼り合わせる工程と、第１半導体基板の第１電極と半導体チップの第２電極とを接合する工程と、を備える。この製造方法では、第１絶縁膜及び第２絶縁膜の少なくとも一方の絶縁膜が有機材料を含む。
【０００７】
上記製造方法では、第１半導体基板の絶縁膜及び第２半導体基板（半導体チップ）の絶縁膜の少なくとも一方の絶縁膜が有機材料を含んで構成されている。有機材料は一般的に無機材料よりも弾性率が低く、このような柔らかい材料をハイブリッドボンディングの絶縁膜に用いることにより、半導体チップへの個片化の際のダイシングによって発生する異物が絶縁膜に付着しても、異物周辺の絶縁膜が容易に変形し、絶縁膜に大きな空隙を生じさせることなく異物を有機材料内に包含させることができる。すなわち、有機材料を含む絶縁膜によって異物の影響を抑えることが可能となる。よって、上記製造方法によれば、半導体チップの微細接合を行いつつ、接合不良を低減することができる。なお、この製造方法によれば、これに限定されるものではないが、上記方法によって接合不良を低減できるため、接合不良を防ぐための高い清浄度を持つクリーンルーム及び装置を利用しなくてもよくなり、上述した半導体装置の製造場所の限定が緩やかになる。
【０００８】
上記製造方法では、研磨する工程において、第１電極の表面が第１絶縁膜の表面と同等の高さとなる又は第１絶縁膜の表面に対して凹んだ位置となるようにＣＭＰ法を用いて第１半導体基板の一面側を研磨してもよい。また、研磨する工程において、複数の第２電極の各表面が第２絶縁膜の表面と同等の高さとなる又は第２絶縁膜の表面に対して凹んだ位置となるようにＣＭＰ法を用いて第２半導体基板の一面側を研磨してもよい。このような研磨を行うことにより、絶縁膜を貼り合わせる工程において、第１電極と第２電極とが先に接触してしまうことを防止して、第１半導体基板の第１絶縁膜と半導体チップの絶縁膜部分とを互いに貼り合わせる工程をより確実に実行することができる。
【０００９】
上記製造方法では、貼り合わせる工程において、半導体チップと第１半導体基板との温度差が１０℃以内となる温度、又は常温で、半導体チップの絶縁膜部分を第１半導体基板の第１絶縁膜に接合してもよい。この場合、位置ずれを抑制しつつ、半導体チップを第１半導体基板に接合することができる。また、第１半導体基板の第１絶縁膜と半導体チップの絶縁膜部分とが異なる材料であっても接合することが可能となる。
【００１０】
上記製造方法では、第１絶縁膜及び第２絶縁膜の少なくとも一方に含まれる有機材料の弾性率は７．０ＧＰａ以下であってもよい。この場合、半導体チップへの個片化時のダイシングによって発生した異物が接合界面に付着しても、大きな空隙を生じさせることなく、これら異物を有機材料内により確実に包含させて、接合不良を更に低減することができる。上記の有機材料の弾性率は、好ましくは５．０ＧＰａ以下であり、更に好ましくは２．０ＧＰａ以下である。なお、ここでいう弾性率はヤング率を意味する。
（【００１１】以降は省略されています）

関連特許