特許ウォッチ

公開番号2025140318
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024039649
出願日2024-03-14
発明の名称自動車用電子制御装置およびメモリ管理装置
出願人Astemo株式会社
代理人ポレール弁理士法人
主分類G06F 12/0862 20160101AFI20250919BHJP(計算;計数)
要約【課題】アプリケーションに対して大容量なRAMへの高速なアクセス及びリアルタイムな車両制御を実現する自動車用電子制御装置並びにメモリ管理装置を提供する。
【解決手段】自動車用電子制御装置ECUにおいて、制御システム(SoC)000は、複数のアプリケーションを処理する複数のCPUコア、記憶容量が比較的に大きくかつアクセス速度が比較的に遅い主記憶装置及び主記憶装置と比較して記憶容量が小さくかつアクセス速度が速い補助記憶装置を備える。複数のアプリケーションの各々が単独で処理するRAMデータの全ては主記憶装置に予め配置されており、優先度順方式に基づいて実行される対象アプリケーションを有し、補助記憶装置は論理分割された複数の記憶領域を有する。メモリ管理部は、対象アプリケーションの実行前に対象アプリケーションが単独で処理するRAMデータを主記憶装置から補助記憶装置の複数の記憶領域の1つへ動的に転送する。
【選択図】図1
特許請求の範囲【請求項１】
応答性が要求される複数のアプリケーションを処理する複数のＣＰＵコアと、記憶容量が比較的に大きくかつアクセス速度が比較的に遅い主記憶装置と、前記主記憶装置と比較して記憶容量が小さくかつアクセス速度が速い補助記憶装置とを備えた制御装置を有する自動車用電子制御装置であって、
前記複数のアプリケーションのおのおのが単独で処理するＲＡＭデータの全ては前記主記憶装置に予め配置されており、
前記補助記憶装置は、論理分割された複数の記憶領域を有し、
前記複数のアプリケーションは、優先度順方式に基づく前記複数のアプリケーションの実行順序に応じて実行される対象アプリケーションを有し、
前記対象アプリケーションの実行前に、前記対象アプリケーションが単独で処理する前記ＲＡＭデータを前記主記憶装置から前記補助記憶装置の前記複数の記憶領域の１つへ動的に転送するメモリ管理部を備えることで、前記対象アプリケーションは実行時に前記ＲＡＭデータへ高速にアクセスできることを特徴とする、自動車用電子制御装置。
続きを表示（約 1,200 文字）【請求項２】
前記複数のアプリケーションの実行順序に従って、前記補助記憶装置および前記主記憶装置の間の前記ＲＡＭデータの転送の順序を決定することを特徴とする、請求項１に記載の自動車用電子制御装置。
【請求項３】
前記複数のアプリケーションは、特定の周期内で実行順序のルールが予め定められており、
前記ルールは、前記複数のアプリケーション毎に前記特定の周期に応じて実行されることを特徴とする、請求項１に記載の自動車用電子制御装置。
【請求項４】
前記補助記憶装置において、
前記複数のアプリケーション毎に予め定められた機能安全レベルを有し、
前記複数のアプリケーションは前記機能安全レベルに従ってグルーピングされており、
前記複数のアプリケーションが利用する前記複数の記憶領域は前記機能安全レベルのグルーピングに従って決定されており、
前記複数のアプリケーションは前記機能安全レベルに従ってアクセスする記憶領域を決定することを特徴とする、請求項１から請求項３のいずれか一項に記載の自動車用電子制御装置。
【請求項５】
応答性が要求される複数のアプリケーションを処理する複数のＣＰＵコアと、記憶容量が比較的に大きくかつアクセス速度が比較的に遅い主記憶装置と、前記主記憶装置と比較して記憶容量が小さくかつアクセス速度が速い補助記憶装置とを備えた制御装置を有するメモリ管理装置であって、
前記複数のアプリケーションのおのおのが単独で処理するＲＡＭデータの全ては前記主記憶装置に予め配置されており、
前記補助記憶装置は、論理分割された複数の記憶領域を有し、
前記複数のアプリケーションは、優先度順方式に基づく前記複数のアプリケーションの実行順序に応じて実行される対象アプリケーションを有し、
前記対象アプリケーションの実行前に、前記対象アプリケーションが単独で処理する前記ＲＡＭデータを前記主記憶装置から前記補助記憶装置の前記複数の記憶領域の１つへ動的に転送するメモリ管理部を備えることで、前記対象アプリケーションは実行時に前記ＲＡＭデータへ高速にアクセスできることを特徴とする、メモリ管理装置。
【請求項６】
前記補助記憶装置において、
前記複数のアプリケーション毎に予め定められた機能安全レベルを有し、
前記複数のアプリケーションは前記機能安全レベルに従ってグルーピングされており、
前記複数のアプリケーションが利用する前記複数の記憶領域は前記機能安全レベルのグルーピングに従って決定されており、
前記複数のアプリケーションは前記機能安全レベルに従ってアクセスする記憶領域を決定することを特徴とする、請求項５に記載のメモリ管理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、自動車用電子制御装置およびメモリ管理装置に関し、特に、大容量なＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）への高速アクセスを実現するメモリ管理装置、および、それを用いたリアルタイムな処理を実現する自動車用電子制御装置に関するものである。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
近年、ＡＤ（ＡｕｔｏｎｏｍｏｕｓＤｒｉｖｉｎｇ）／ＡＤＡＳ（ＡｄｖａｎｃｅｄＤｒｉｖｅｒＡｓｓｉｓｔａｎｃｅＳｙｓｔｅｍｓ）と言われる自動運転および運転支援機能の市場が拡大し、これら機能を実現するＥＣＵ（ＥｌｅｃｔｒｉｃａｌＣｏｎｔｒｏｌＵｎｉｔ）などの自動車電子制御装置は高度化・多機能化・集積化が要求されている。これに伴い複数のＣＰＵコアを搭載するＳｏＣ（ＳｙｓｔｅｍｏｎＣｈｉｐ）またはＭＣＵ（ＭｉｃｒｏＣｏｎｔｒｏｌｌｅｒＵｎｉｔ）が車載向けＥＣＵに浸透している。一方、ＡＤ／ＡＤＡＳに限らず自動車制御を実現するソフトウェアアプリケーションには、予め定められた時間内に処理を完了させる応答性が要求されるものが多い。
【０００３】
特許文献１には、複数のソフトウェアアプリケーションを有し、仮想的に大容量ＲＡＭへの高速なアクセスを実現するため、複数の仮想ページからなる仮想ページ群およびページ先読み手段および補助記憶装置を利用したメモリ管理装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開平５－５３９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のメモリ管理方法では次のような課題が生じる。
【０００６】
ページフォルト（ページフォルト：物理メモリ上に存在しないページにアクセスしたときに発生する割り込み）が発生した場合、ページフォルトを検出して回復させる必要がある。したがって、アプリケーションにおいては不必要な待ち時間が発生するため、応答性が要求されるアプリケーションを応答時間以内に処理できない恐れがある。
【０００７】
本発明の目的は、アプリケーションに対して大容量なＲＡＭへの高速なアクセス方法を実現することで、大容量なＲＡＭを使用しつつリアルタイムな車両制御を実現することができる技術（自動車用電子制御装置およびメモリ管理装置）を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一形態に係る自動車用電子制御装置は、
応答性が要求される複数のアプリケーションを処理する複数のＣＰＵコアと、記憶容量が比較的に大きくかつアクセス速度が比較的に遅い主記憶装置と、前記主記憶装置と比較して記憶容量が小さくかつアクセス速度が速い補助記憶装置とを備えた制御装置を有する自動車用電子制御装置であって、
前記複数のアプリケーションのおのおのが単独で処理するＲＡＭデータの全ては前記主記憶装置に予め配置されており、
前記補助記憶装置は、論理分割された複数の記憶領域を有し、
前記複数のアプリケーションは、優先度順方式に基づく前記複数のアプリケーションの実行順序に応じて実行される対象アプリケーションを有し、
前記対象アプリケーションの実行前に、前記対象アプリケーションが単独で処理する前記ＲＡＭデータを前記主記憶装置から前記補助記憶装置の前記複数の記憶領域の１つへ動的に転送するメモリ管理部を備えることで、前記対象アプリケーションは実行時に前記ＲＡＭデータへ高速にアクセスできる。
【発明の効果】
【０００９】
本発明一形態に係る自動車用電子制御装置によれば、アプリケーションに対して大容量なＲＡＭへの高速なアクセス方法を実現することで、大容量なＲＡＭを使用しつつリアルタイムな車両制御を実現することができる。つまり、アプリケーションにおいては不必要な待ち時間が発生しないので、応答性が要求されるアプリケーションを応答時間以内に処理できるようになる。
【００１０】
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許