TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025141042
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024040774
出願日2024-03-15
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H01L 23/36 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】放熱性の向上を図る半導体記憶装置を提供する。
【解決手段】半導体記憶装置1は、第1部材30及び第2部材40を有する筐体10と、基板及び半導体メモリを含む基板モジュール20と、放熱構造HSと、を有する。基板の厚さ方向を第1方向Zとする場合、第1部材は、第1方向における第1側から基板に面した第1壁部31を有する。第2部材は、第1方向における第1側とは反対の第2側から基板に面した第2壁部41を有する。放熱構造は、第1壁部から基板とは反対側に向けて突出した複数の第1フィン51を含む。第2部材はまた、複数の第1フィンが並ぶ第2方向Yから見た場合に、筐体の外側から第1部材の一部と重なる第3壁部42を有する。
【選択図】図1
特許請求の範囲【請求項1】
筐体と、
前記筐体に収容された基板と、
前記基板に設けられた半導体メモリと、
前記筐体に設けられた放熱構造と、
を備え、
前記筐体は、第1部材と、第2部材とを含み、
前記基板の厚さ方向を第1方向とする場合、
前記第1部材は、前記筐体の外部に露出された部分を含むとともに前記第1方向における第1側から前記基板に面した第1壁部を有し、
前記第2部材は、前記筐体の外部に露出された部分を含むとともに前記第1方向における前記第1側とは反対の第2側から前記基板に面した第2壁部を有し、
前記放熱構造は、前記第1壁部から前記基板とは反対側に向けて突出した複数の第1フィンを含み、
前記第2部材は、前記複数の第1フィンが並ぶ第2方向から見た場合に、前記筐体の外側から前記第1部材の一部と重なる第3壁部をさらに有した、
半導体記憶装置。
続きを表示(約 1,100 文字)【請求項2】
前記第3壁部は、前記第2方向から見た場合に、前記筐体の外側から前記第1壁部と重なる、
請求項1に記載の半導体記憶装置。
【請求項3】
前記第2部材は、前記第2壁部と前記第3壁部とを含む一片の部材である、
請求項1または請求項2に記載の半導体記憶装置。
【請求項4】
前記筐体は、前記基板が収容される収容空間を有し、
前記第1壁部は、前記第1方向における前記第1側から前記収容空間に面し、
前記第2壁部は、前記第1方向における前記第2側から前記収容空間に面し、
前記第3壁部は、前記第1方向における前記第1側から前記収容空間に面する、
請求項1または請求項2に記載の半導体記憶装置。
【請求項5】
前記放熱構造は、前記複数の第1フィンを含む第1放熱部と、前記第2部材に設けられた第2放熱部とを含み、
前記第2放熱部の少なくとも一部は、前記第2方向から見た場合に、前記複数の第1フィンの少なくとも一部と重なる、
請求項1または請求項2に記載の半導体記憶装置。
【請求項6】
前記第2放熱部は、前記第2方向に並ぶ複数の第2フィンを含む、
請求項5に記載の半導体記憶装置。
【請求項7】
前記第2放熱部は、前記第2方向から見た場合に前記複数の第1フィンと重なる起立部と、前記起立部に支持されて前記複数の第1フィンに対して前記第1壁部とは反対側に配置された天井部とをさらに有し、
前記複数の第2フィンは、前記天井部から前記第1壁部に向けて突出している、
請求項6に記載の半導体記憶装置。
【請求項8】
前記複数の第2フィンに含まれる少なくとも1つの第2フィンは、前記複数の第1フィンに含まれる2つの第1フィンの間の位置に対応して配置されている、
請求項7に記載の半導体記憶装置。
【請求項9】
前記第3壁部は、第1係合部を有し、
前記第1部材は、前記第1係合部と係合することで前記第1方向の位置が規制される第2係合部を有した、
請求項1または請求項2に記載の半導体記憶装置。
【請求項10】
前記基板に設けられたコントローラをさらに備え、
前記複数の第1フィンに含まれる少なくとも1つの第1フィンは、前記第1方向から見て、前記半導体メモリと前記コントローラとに重なる、
請求項1または請求項2に記載の半導体記憶装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
筐体と、筐体に収容された基板と、基板に設けられた半導体メモリとを有した半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【0003】
米国特許出願公開第2023/0240049号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
一実施形態は、放熱性の向上を図ることができる半導体記憶装置を提供する。
【課題を解決するための手段】
【0005】
一実施形態の半導体記憶装置は、筐体と、基板と、半導体メモリと、放熱構造とを有する。前記基板は、前記筐体に収容されている。前記半導体メモリは、前記基板に設けられている。前記放熱構造は、前記筐体に設けられている。前記筐体は、第1部材と、第2部材とを含む。前記基板の厚さ方向を第1方向とする場合、前記第1部材は、前記筐体の外部に露出された部分を含むとともに前記第1方向における第1側から前記基板に面した第1壁部を有する。前記第2部材は、前記筐体の外部に露出された部分を含むとともに前記第1方向における前記第1側とは反対の第2側から前記基板に面した第2壁部を有する。前記放熱構造は、前記第1壁部から前記基板とは反対側に向けて突出した複数の第1フィンを含む。前記第2部材は、前記複数の第1フィンが並ぶ第2方向から見た場合に、前記筐体の外側から前記第1部材の一部と重なる第3壁部をさらに有する。
【図面の簡単な説明】
【0006】
第1実施形態の半導体記憶装置を示す斜視図。
第1実施形態の基板ユニットを示す斜視図。
第1実施形態の筐体および放熱構造を分解して示す斜視図。
第1実施形態の第1部品を示す斜視図。
第1実施形態の第2部品を示す斜視図。
図1中に示された半導体記憶装置のF6-F6線に沿う断面図。
第1実施形態の筐体の第1端部を示す断面図。
第1実施形態の筐体および放熱構造を示す断面図。
図6中に示された半導体記憶装置のF9-F9線に沿う断面図。
第1実施形態の半導体記憶装置を示す下面図。
第1実施形態の半導体記憶装置の組立方法を説明するための斜視図。
第1実施形態の半導体記憶装置の利用環境の一例を示す断面図。
第1実施形態の放熱構造の作用を説明するための断面図。
第2実施形態の半導体記憶装置を示す断面図。
第3実施形態の半導体記憶装置を示す断面図。
第4実施形態の半導体記憶装置を示す斜視図。
【発明を実施するための形態】
【0007】
以下、実施形態の半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本出願で「平行」、「直交」、または「同じ」とは、それぞれ、「略平行」、「略直交」、または「略同じ」である場合を含み得る。本出願で「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、対象物と直接に接続される場合に限定されず、別の要素を間に介在させて対象物と接続される場合を含み得る。
【0008】
本出願では、+X方向、-X方向、+Y方向、-Y方向、+Z方向、および-Z方向は、以下のように定義される。+X方向、-X方向、+Y方向、および-Y方向は、後述する基板21の第1面21aと平行な方向である(図2参照)。+X方向は、筐体10の第1端部10e1から第2端部10e2に向かう方向である(図1参照)。-X方向は、+X方向とは反対の方向である。+X方向と-X方向とを区別しない場合は、単に「X方向」と称する。+Y方向および-Y方向は、X方向とは交差する(例えば直交する)方向である。+Y方向は、後述する筐体10の一方の側壁(第3壁42A)から他方の側壁(第3壁42B)に向かう方向である(図1参照)。-Y方向は、+Y方向とは反対の方向である。+Y方向と-Y方向とを区別しない場合は、単に「Y方向」と称する。+Z方向および-Z方向は、X方向およびY方向とは交差する(例えば直交する)方向である。+Z方向は、後述する筐体10の第2壁41から第1壁31に向かう方向である(図1参照)。-Z方向は、+Z方向とは反対の方向である。+Z方向と-Z方向とを区別しない場合は、単に「Z方向」と称する。Z方向は、基板21の厚さ方向である。Z方向は、「第1方向」の一例である。+Z方向側は、「第1側」の一例である。-Z方向側は、「第2側」の一例である。Y方向は、「第2方向」の一例である。
【0009】
(第1実施形態)
<1.半導体記憶装置の全体構成>
図1から図13を参照し、第1実施形態の半導体記憶装置1について説明する。半導体記憶装置1は、例えばSSD(Solid State Drive)のようなストレージデバイスである。半導体記憶装置1は、ホスト機器と接続され、ホスト機器の記憶装置として使用される。ホスト機器は、パーソナルコンピュータ、モバイル機器、ビデオレコーダ、または車載機器などであるが、これらの例には限定されない。
【0010】
図1は、半導体記憶装置1を示す斜視図である。半導体記憶装置1は、例えば、筐体10と、基板ユニット20と、放熱構造HSとを有する。ここでは先に基板ユニット20について説明する。
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許

キオクシア株式会社
記憶装置
4日前
キオクシア株式会社
記憶装置
今日
キオクシア株式会社
半導体装置
4日前
キオクシア株式会社
磁気記憶装置
今日
キオクシア株式会社
磁気記憶装置
今日
キオクシア株式会社
情報処理装置
12日前
キオクシア株式会社
基板ユニット
今日
キオクシア株式会社
半導体記憶装置
12日前
キオクシア株式会社
半導体記憶装置
20日前
キオクシア株式会社
メモリシステム
20日前
キオクシア株式会社
半導体記憶装置
11日前
キオクシア株式会社
半導体記憶装置
24日前
キオクシア株式会社
メモリシステム
26日前
キオクシア株式会社
メモリシステム
10日前
キオクシア株式会社
半導体記憶装置
10日前
キオクシア株式会社
半導体記憶装置
27日前
キオクシア株式会社
メモリデバイス
12日前
キオクシア株式会社
半導体記憶装置
10日前
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
メモリデバイス
3日前
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
キャッシュサーバ
28日前
キオクシア株式会社
ストレージドライブ
今日
キオクシア株式会社
半導体記憶装置の製造方法
今日
キオクシア株式会社
半導体装置及びメモリシステム
今日
キオクシア株式会社
半導体装置およびその製造方法
今日
キオクシア株式会社
メモリシステムおよび制御方法
10日前
キオクシア株式会社
半導体装置およびその製造方法
10日前
キオクシア株式会社
半導体装置及び半導体記憶装置
12日前
キオクシア株式会社
半導体装置および半導体記憶装置
今日
キオクシア株式会社
記憶装置及び記憶装置の製造方法
10日前
キオクシア株式会社
情報処理システム、およびホスト
18日前
キオクシア株式会社
演算回路、メモリシステムおよび制御方法
10日前
キオクシア株式会社
半導体製造装置および半導体装置の製造方法
11日前
続きを見る