特許ウォッチ

公開番号2025136580
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024035254
出願日2024-03-07
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H10B 43/27 20230101AFI20250911BHJP()
要約【課題】好適な特性を有する配線層を形成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、第1絶縁膜を備える。前記装置はさらに、前記第1絶縁膜内に設けられ、タングステンと窒素とを含む第1層と、前記第1絶縁膜内に前記第1層を介して設けられ、タングステンを含む第2層と、を含む第1配線層を備える。前記第1層内の窒素濃度は、前記第2層内の窒素濃度より高い。前記第1層内のタングステン原子の個数と窒素原子の個数との和に対する窒素原子の個数の割合は、40%より小さい。
【選択図】図7
特許請求の範囲【請求項１】
第１絶縁膜と、
前記第１絶縁膜内に設けられ、タングステンと窒素とを含む第１層と、前記第１絶縁膜内に前記第１層を介して設けられ、タングステンを含む第２層と、を含む第１配線層とを備え、
前記第１層内の窒素濃度は、前記第２層内の窒素濃度より高く、
前記第１層内のタングステン原子の個数と窒素原子の個数との和に対する窒素原子の個数の割合は、４０％より小さい、
半導体装置。
続きを表示（約 730 文字）【請求項２】
前記第１層は、主成分としてタングステンを含み、不純物原子として窒素原子を含む、請求項１に記載の半導体装置。
【請求項３】
前記第１層は、結晶層である、請求項１に記載の半導体装置。
【請求項４】
前記第２層内の窒素濃度は、７．０×１０
１９
～２．０×２０
２０
ａｔｏｍｓ／ｃｍ
３
である、請求項１に記載の半導体装置。
【請求項５】
前記第２層は、フッ素または塩素を含む、請求項１に記載の半導体装置。
【請求項６】
前記第１層は、バリアメタル層であり、前記第２層は、配線材層である、請求項１に記載の半導体装置。
【請求項７】
前記第１配線層はさらに、前記第１層と前記第２層との間に設けられ、タングステンを含む第３層を含む、請求項１に記載の半導体装置。
【請求項８】
前記第３層は、ボロンまたはシリコンを含む、請求項７に記載の半導体装置。
【請求項９】
複数の電極層および複数の第２絶縁膜を交互に含む積層膜をさらに備え、
前記第１配線層は、前記複数の電極層のうちの１つの電極層であり、
前記第１絶縁膜は、前記複数の第２絶縁膜のうちの２つの第２絶縁膜を含む、
請求項１に記載の半導体装置。
【請求項１０】
前記複数の電極層の側面に第３絶縁膜を介して設けられた電荷蓄積層と、
前記電荷蓄積層の側面に第４絶縁膜を介して設けられた半導体層と、
をさらに備える、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
電極層などの配線層を含む半導体装置では、配線層の電気抵抗を低減することや、配線層から他の層への原子の拡散を抑制することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－２６８６９号公報
特開２００６－３１０８４２号公報
米国特許第８０５３３６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適な特性を有する配線層を形成することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、第１絶縁膜を備える。前記装置はさらに、前記第１絶縁膜内に設けられ、タングステンと窒素とを含む第１層と、前記第１絶縁膜内に前記第１層を介して設けられ、タングステンを含む第２層と、を含む第１配線層を備える。前記第１層内の窒素濃度は、前記第２層内の窒素濃度より高い。前記第１層内のタングステン原子の個数と窒素原子の個数との和に対する窒素原子の個数の割合は、４０％より小さい。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す斜視図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。
第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。
第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。
第１実施形態の比較例の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の製造方法の詳細を示す断面図である。
第１実施形態の半導体装置の特性に関するグラフである。
第１実施形態の半導体装置の特性に関する別のグラフである。
第１実施形態の変形例の半導体装置の構造を示す断面図である。
第２実施形態の半導体装置の構造と、第２実施形態の変形例の半導体装置の構造とを示す断面図である。
第２実施形態の半導体装置の製造方法を示す断面図である。
第３実施形態の半導体装置の構造を示す断面図である。
第３実施形態の柱状部の構造を示す断面図である。
第３実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第３実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図１７において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。本実施形態の半導体装置は、例えば３次元半導体メモリを備えている。
【０００９】
本実施形態の半導体装置は、コア絶縁膜１と、チャネル半導体層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、電極層６とを備えている。ブロック絶縁膜５は、絶縁膜５ａと、絶縁膜５ｂとを含んでいる。電極層６は、バリアメタル層６ａと、電極材層６ｂとを含んでいる。電極層６は、第１配線層の例である。バリアメタル層６ａは、第１層の例である。電極材層６ｂは、第２および第３層の例であり、かつ、第１配線層内の配線材層の例である。
【００１０】
図１では、基板上に複数の電極層および複数の絶縁膜が交互に積層されており、これらの電極層および絶縁膜内にメモリホールＨａが設けられている。図１は、これらの電極層のうちの１つの電極層６を示している。これらの電極層は例えば、３次元半導体メモリのワード線として機能する。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
（【００１１】以降は省略されています）

関連特許