特許ウォッチ

公開番号2025141503
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024041472
出願日2024-03-15
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H01L 23/34 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】一実施形態は、放熱性の向上を図ることができる半導体記憶装置を提供する。
【解決手段】一実施形態の半導体記憶装置は、第1基板と、モールド樹脂15と、複数のメモリチップと、を有する。第1基板は、第1面と、第1面とは反対側に位置した第2面と、を有する。モールド樹脂は、第1基板の厚さ方向Zから見た場合に第1面を覆う。メモリチップは、第1面とモールド樹脂との間に配置される。第1基板は、第2面に設けられて外部に露出した複数の端子41を含む。各端子41は、複数の窪み51と複数の突出部とのうち少なくとも一方を有して第1凹部61と第1凸部62とが交互に並ぶ第1非平面部50を有する。
【選択図】図5
特許請求の範囲【請求項１】
第１面と、前記第１面とは反対側に位置した第２面とを有した第１基板と、
前記第１基板の厚さ方向から見た場合に前記第１面を覆うモールド樹脂と、
前記第１面と前記モールド樹脂との間に配置されたメモリチップと、
を備え、
前記第１基板は、前記第２面に設けられて外部に露出した端子を含み、
前記端子は、複数の窪みと複数の突出部とのうち少なくとも一方を有して第１凹部と第１凸部とが交互に並ぶ第１非平面部を有した、
半導体記憶装置。
続きを表示（約 1,000 文字）【請求項２】
前記半導体記憶装置は、ホスト機器の第２基板に設けられたソケット型のコネクタに着脱自在に取り付け可能である、
請求項１に記載の半導体記憶装置。
【請求項３】
前記半導体記憶装置は、前記コネクタが有するコンタクトピンが前記端子に接する状態で前記コネクタに着脱自在に取り付け可能である、
請求項２に記載の半導体記憶装置。
【請求項４】
前記コンタクトピンは、当該コンタクトピンの先端部に設けられて前記端子とは反対側に向けて湾曲した湾曲部を有し、
前記端子は、前記第１基板の厚さ方向から見た場合に、少なくとも一部が前記湾曲部と重なる第１領域と、前記第１領域を外れた第２領域とを有し、
前記第１非平面部は、少なくとも前記第２領域に設けられた、
請求項３に記載の半導体記憶装置。
【請求項５】
前記第１領域は、前記第１非平面部と比べて平坦な平面部を有した、
請求項４に記載の半導体記憶装置。
【請求項６】
前記コンタクトピンの延伸方向を第１方向とし、前記第１方向とは交差した方向を第２方向とした場合、
前記平面部の前記第２方向の幅は、前記第１凸部の前記第２方向の幅よりも大きい、
請求項５に記載の半導体記憶装置。
【請求項７】
前記平面部の前記第２方向の幅は、前記コンタクトピンの前記湾曲部の前記第２方向の幅よりも大きい、
請求項６に記載の半導体記憶装置。
【請求項８】
前記コンタクトピンの延伸方向を第１方向とし、前記第１方向とは交差した方向を第２方向とした場合、
前記第１領域は、複数の窪みと複数の突出部とのうち少なくとも一方を有して第２凹部と第２凸部とが交互に並ぶ第２非平面部を有し、
前記第１基板の厚さ方向から見た場合に、前記第２凸部の前記第２方向の幅は、前記第２凸部の前記第１方向の幅よりも大きい、
請求項４に記載の半導体記憶装置。
【請求項９】
前記第２凸部の前記第２方向の幅は、前記第１凸部の前記第２方向の幅よりも大きい、
請求項８に記載の半導体記憶装置。
【請求項１０】
前記第２凸部の前記第２方向の幅は、前記コンタクトピンの前記湾曲部の前記第２方向の幅よりも大きい、
請求項８または請求項９に記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
基板と、基板の第１面に搭載されたメモリチップと、基板の第２面に設けられた複数の端子とを有した半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／００５９４９３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態は、放熱性の向上を図ることができる半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態の半導体記憶装置は、第１基板と、モールド樹脂と、メモリチップとを備える。前記第１基板は、第１面と、前記第１面とは反対側に位置した第２面とを有する。前記モールド樹脂は、前記第１基板の厚さ方向から見た場合に前記第１面を覆う。前記メモリチップは、前記第１面と前記モールド樹脂との間に配置される。前記第１基板は、前記第２面に設けられて外部に露出した端子を含む。前記端子は、複数の窪みと複数の突出部とのうち少なくとも一方を有して第１凹部と第１凸部とが交互に並ぶ第１非平面部を有する。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体記憶装置を示す図。
第１実施形態の半導体記憶装置を示す断面図。
図１中に示された半導体記憶装置のＦ３－Ｆ３線に沿う断面図。
第１実施形態の半導体記憶装置の端子を示す斜視図。
第１実施形態の半導体記憶装置の端子を示す図。
第１実施形態のホスト機器の基板を示す平面図。
第１実施形態の半導体記憶装置の取り付け時の第１状態を示す斜視図。
第１実施形態の半導体記憶装置の取り付け時の第２状態を示す斜視図。
第１実施形態の半導体記憶装置の取り付け時の第３状態を示す斜視図。
第１実施形態の半導体記憶装置の製造方法を示す断面図。
第１実施形態の半導体記憶装置の製造方法を示す断面図。
第１実施形態の半導体記憶装置の製造方法を示す断面図。
第１実施形態の第１変形例の半導体記憶装置の端子を示す図。
第１実施形態の第２変形例の半導体記憶装置の端子を示す図。
第１実施形態の第２変形例の半導体記憶装置の端子を示す図。
第１実施形態の第３変形例の半導体記憶装置の端子を示す図。
第２実施形態の半導体記憶装置の端子を示す斜視図。
第２実施形態の半導体記憶装置の端子を示す図。
第２実施形態の第１変形例の半導体記憶装置の端子を示す図。
第２実施形態の第２変形例の半導体記憶装置の端子を示す図。
第２実施形態の第２変形例の半導体記憶装置の端子を示す図。
第２実施形態の第３変形例の半導体記憶装置の端子を示す図。
第２実施形態の第４変形例の半導体記憶装置の端子を示す図。
第２実施形態の第５変形例の半導体記憶装置の端子を示す図。
第２実施形態の第６変形例の半導体記憶装置の端子を示す図。
第２実施形態の第７変形例の半導体記憶装置の端子を示す図。
第２実施形態の第８変形例の半導体記憶装置の端子を示す図。
第２実施形態の第９変形例の半導体記憶装置の端子を示す図。
第２実施形態の第１０変形例の半導体記憶装置の端子を示す図。
第３実施形態の半導体記憶装置を示す図。
第３実施形態の半導体記憶装置を示す図。
第４実施形態の半導体記憶装置を示す図。
第１実施形態から第４実施形態の変形例の半導体記憶装置を示す図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。以下の説明において、区別のための数字または英字を末尾に伴う参照符号は、互いに区別されなくてもよい場合、末尾の数字または英字が省略される場合がある。
【０００８】
本出願では用語を以下のように定義する。「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合を含み得る。「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、接続対象である２つの要素が直接に接続される場合に限定されず、接続対象である２つの要素が別の要素を間に介在させて接続される場合を含み得る。また「接続」とは、結合された場合に限定されず、接しただけの場合を含み得る。
【０００９】
Ｘ方向、Ｙ方向、およびＺ方向は、以下のように定義される。Ｘ方向およびＹ方向は、後述する基板１１の第１面１１ａ（図２参照）に沿う方向である。Ｘ方向は、後述する領域Ａ１から領域Ａ２に向かう方向である（図１参照）。Ｙ方向は、Ｘ方向とは交差する（例えば直交する）方向である。Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば直交する）方向である。Ｚ方向は、例えば、基板１１の厚さ方向である。Ｘ方向は、「第１方向」の一例である。Ｙ方向は、「第２方向」の一例である。
【００１０】
また以下の説明する各図において、「ｂ－ｂ断面」の文字が伴う部分の内容は、同図中の（ａ）に示されたｂ－ｂ線に沿う断面を示し、「ｃ－ｃ断面」の文字が伴う部分の内容は、同図中の（ａ）に示されたｃ－ｃ線に沿う断面を示す。
（【００１１】以降は省略されています）

関連特許