特許ウォッチ

公開番号2025145950
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024046476
出願日2024-03-22
発明の名称炭化珪素半導体装置の製造方法
出願人富士電機株式会社,株式会社デンソー
代理人個人
主分類H10D 30/01 20250101AFI20250926BHJP()
要約【課題】製造後のVonランク分けなしにVonのばらつきを低減できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、第1導電型の炭化珪素半導体基板のおもて面に、炭化珪素半導体基板より低不純物濃度の第1導電型のエピタキシャル膜を形成する第1工程と、エピタキシャル膜の膜厚またはキャリア濃度を評価する第2工程と、膜厚またはキャリア濃度からオン電圧を推定する第3工程と、推定したオン電圧から炭化珪素半導体基板をランク分けし選別する第4工程と、選別された炭化珪素半導体基板上に素子構造を形成する第5工程と、を含む。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型のエピタキシャル膜を形成する第１工程と、
前記エピタキシャル膜の膜厚またはキャリア濃度を評価する第２工程と、
前記膜厚または前記キャリア濃度からオン電圧を推定する第３工程と、
推定した前記オン電圧から前記炭化珪素半導体基板をランク分けし、選別する第４工程と、
選別された前記炭化珪素半導体基板上に素子構造を形成する第５工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
続きを表示（約 840 文字）【請求項２】
前記第２工程では、前記膜厚と前記キャリア濃度をともに評価し、
前記第３工程では、前記膜厚と前記キャリア濃度からオン電圧を推定することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第４工程では、選別された前記炭化珪素半導体基板を前記膜厚または前記キャリア濃度により複数のランクにランク分けすることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記第５工程より後、前記炭化珪素半導体装置のオン電圧の検査は行わないことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第４工程より後、前記第５工程より前に、
選別されなかった前記炭化珪素半導体基板について、オン電圧を規格内に入れる第６工程を含むことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第６工程は、前記エピタキシャル膜に不純物を注入する工程であることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第６工程は、前記第５工程でＪＦＥＴ部の各部のいずれか１つ以上の幅を変更する工程であることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第５工程は、前記エピタキシャル膜上に第１導電型の電流拡散層を形成する工程を有し、
前記第６工程は、前記電流拡散層の不純物濃度を変更する工程であることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記第５工程は、前記エピタキシャル膜上に第２導電型のベース層を形成する工程を有し、
前記第６工程は、前記ベース層の不純物濃度を変更する工程であることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この開示は、炭化珪素半導体装置の製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、チップ領域のＪＦＥＴ抵抗を調整し、半導体ウェハの面内のすべてのチップ領域でＳｉＣ－ＭＯＳＦＥＴのオン電圧を略同じに設定する技術が公知である（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－３１３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の炭化珪素半導体装置の製造方法では、製造プロセスのコントロールだけではＶｏｎ（オン電圧）のばらつきを安定させることができないため、炭化珪素半導体装置の製造後、炭化珪素半導体装置のＶｏｎでランク分けを実施しなければならないという課題があった。この開示は、製造後のＶｏｎランク分けなしにＶｏｎのばらつきを低減できる炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、本開示の目的を達成するため、この開示にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型のエピタキシャル膜を形成する第１工程を行う。次に、前記エピタキシャル膜の膜厚またはキャリア濃度を評価する第２工程を行う。次に、前記膜厚または前記キャリア濃度からオン電圧を推定する第３工程を行う。次に、推定した前記オン電圧から前記炭化珪素半導体基板をランク分けし、選別する第４工程を行う。次に、選別された前記炭化珪素半導体基板上に素子構造を形成する第５工程を行う。
【０００６】
上述した開示によれば、エピタキシャル膜の膜厚とキャリア濃度からＶｏｎ値を推定している。これにより、製造プロセスのコントロールでＶｏｎのばらつきを安定させることができ、炭化珪素半導体装置の製造後、炭化珪素半導体装置のＶｏｎでランク分けが不要となる。
【発明の効果】
【０００７】
本開示にかかる炭化珪素半導体装置の製造方法によれば、製造後のＶｏｎランク分けなしにＶｏｎのばらつきを低減できるという効果を奏する。
【図面の簡単な説明】
【０００８】
実施の形態にかかる炭化珪素半導体装置の製造方法を示すフローチャートである。
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
炭化珪素半導体装置におけるエピタキシャル膜の膜厚とＶｏｎとの関係を示すグラフである（その１）。
炭化珪素半導体装置におけるエピタキシャル膜のキャリア濃度とＶｏｎとの関係を示すグラフである（その１）。
炭化珪素半導体装置におけるエピタキシャル膜の膜厚とＶｏｎとの関係を示すグラフである（その２）。
炭化珪素半導体装置におけるエピタキシャル膜のキャリア濃度とＶｏｎとの関係を示すグラフである（その２）。
実施の形態にかかる炭化珪素半導体装置の製造方法でのエピタキシャル膜のキャリア濃度に応じたＶｏｎランクの振り分けを示すグラフである。
実施の形態にかかる炭化珪素半導体装置の製造方法でのエピタキシャル膜の膜厚に応じたＶｏｎランクの振り分けを示すグラフである。
従来の炭化珪素半導体装置の製造方法を示すフローチャートである。
従来の炭化珪素半導体装置の製造方法でのＶｏｎ測定値に応じたＶｏｎランクの振り分けを示すグラフである。
【発明を実施するための形態】
【０００９】
＜本開示の実施形態の概要＞
上述した課題を解決し、本開示の目的を達成するため、この開示にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型のエピタキシャル膜を形成する第１工程を行う。次に、前記エピタキシャル膜の膜厚またはキャリア濃度を評価する第２工程を行う。次に、前記膜厚または前記キャリア濃度からオン電圧を推定する第３工程を行う。次に、推定した前記オン電圧から前記炭化珪素半導体基板をランク分けし、選別する第４工程を行う。次に、選別された前記炭化珪素半導体基板上に素子構造を形成する第５工程を行う。
【００１０】
上述した開示によれば、エピタキシャル膜の膜厚とキャリア濃度からＶｏｎ値を推定している。これにより、製造プロセスのコントロールでＶｏｎのばらつきを安定させることができ、炭化珪素半導体装置の製造後、炭化珪素半導体装置のＶｏｎでランク分けが不要となる。
（【００１１】以降は省略されています）

関連特許