特許ウォッチ

公開番号2025100852
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025071165,2021009420
出願日2025-04-23,2021-01-25
発明の名称真空チャック及びそれを備える検査装置
出願人株式会社東京精密
代理人スプリング弁理士法人
主分類H01L 21/683 20060101AFI20250626BHJP(基本的電気素子)
要約【課題】
反りが大きく形成されたウェーハであっても、個別チップに分割する前に半導体チップの機能検査をウェーハの状態で検査可能にする。
【解決手段】
真空チャックは、真空チャック本体の上側表面に形成された複数の同心円状の第1の円周溝と、複数の第1の溝の各々の位置において、上下方向に延び周方向に間隔を置いて形成した複数の第1の穴と、半径方向に延び第1の穴を半径方向に連通する第1の連通穴と、チャック本体の上側表面の複数の同心円状の位置に、周方向に間隔を置いて形成された複数の第2の穴と、半径方向に延び第2の穴を半径方向に連通する第2の連通穴と、チャック本体の上面側であって、第1の穴及び第2の穴が配設された位置よりも半径方向外側に形成された第2の円周溝と、第2の円周溝に嵌合するリング状の弾性体とを備える。第2の円周溝は、上面部が底部より狭いアリ溝である。
【選択図】図5
特許請求の範囲【請求項１】
半導体ウェーハを真空吸着する真空チャックにおいて、
前記真空チャックの上面に同心状に形成された溝と、
前記溝に形成された第１の吸引穴と、
周方向に間隔を置いて前記上面の外側に形成される複数の第２の吸引穴と、
前記上面において前記第１の吸引穴及び前記第２の吸引穴よりも外周に形成されたアリ溝と、
前記アリ溝に嵌合するシール用の弾性体と、を備え、
前記第２の吸引穴の穴径は、前記第１の吸引穴の穴径よりも大径に形成されている、ことを特徴とする真空チャック。
続きを表示（約 640 文字）【請求項２】
前記第１の吸引穴は、複数の第３の吸引穴と、第４の吸引穴とを有し、
前記第２の吸引穴は、前記アリ溝の内側の領域において前記アリ溝側に形成され、
前記第４の吸引穴は、前記真空チャックの中心部に形成され、
前記複数の第３の吸引穴は、前記第４の吸引穴よりも外側で、前記周方向に間隔を置いて形成されている、請求項１に記載の真空チャック。
【請求項３】
前記半導体ウェーハの外周部分が前記弾性体に当接するように前記半導体ウェーハが載置された際に、前記第４の吸引穴により前記半導体ウェーハの中心部分を吸引し、前記第２の吸引穴により前記外周部分を吸引する、請求項２に記載の真空チャック。
【請求項４】
前記複数の第３の吸引穴は、前記第２の吸引穴とともに前記半導体ウェーハの吸引を開始する、請求項３に記載の真空チャック。
【請求項５】
前記半導体ウェーハが吸着された場合、前記第３の吸引穴及び前記第４の吸引穴により前記半導体ウェーハを吸引する、請求項４に記載の真空チャック。
【請求項６】
前記半導体ウェーハが吸着された場合、前記第２の吸引穴による吸引を弱める、請求項４に記載の真空チャック。
【請求項７】
請求項１ないし６のいずれか１項に記載の真空チャックと、半導体ウェーハの上面に形成される複数の半導体チップを一括して測定可能なプローブカードを備えるウェーハの検査装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体ウェーハを吸着する真空チャック及びそれを備える検査装置に係り、特に反りを有する半導体ウェーハを吸着するのに好適な、真空チャック及びそれを備える検査装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
半導体装置の高速・高集積化が進み、実装面積を縮小できる他にも、配線の実効インダクタンスも削減できるという利点を有するウェーハレベルパッケージ（ＷＬＰ：ＷａｆｅｒＬｅｖｅｌＰａｃｋａｇｅ）が多く使用される。ＷＬＰは、ウェーハ上でチップをパッケージングするもので、より少ない消費電力で、より大きな帯域幅、スピード、及び信頼性を得ることができる。これらの利点を生かして、モバイルコンシューマ機器、ハイエンド・スーパーコンピューティング、ゲーム、人工知能、インターネット関連製品で使用されるマルチチップ・パッケージに、より幅広いフォームファクタが提供可能になっている。
ＷＬＰの一種である超広帯域メモリ（ＨＢＭ：ＨｉｇｈＢａｎｄ－ｗｉｄｔｈＭｅｍｏｒｙ）では、１個のプロセッサに積層された複数のメモリを連結しておりその作製では、半導体ウェーハからなる基板上に、一般的には平面形が矩形形状を有する多数の超広帯域メモリチップを形成し、その後約１００～２００ｍｍ
２
程度の大きさの多数の超広帯域メモリに半導体ウェーハを分割している。超広帯域メモリでは、プロセッサと、複数のメモリ（ＤＲＡＭ）が上下方向に積層されたメモリ部とをシリコン介在物（ＳｉｌｉｃｏｎＩｎｔｅｒｐｏｓｅｒ）を介して連結しており、プロセッサとメモリ部の連結物が、シリコン介在物を介して基板に連結及び載置される構造になっている。
【０００３】
このように形成される超広帯域メモリの機能検査を実施する場合、半導体ウェーハから分割形成された超広帯域メモリチップ単体を個々に検査するよりも、分割する直前のウェーハ状態で各超広帯域メモリを検査するほうが、検査効率が向上することは明らかである。分割されていない半導体ウェーハの状態で、超広帯域メモリを一括して検査するためには、検査用プローブを保護しながら検査プローブを所定位置に容易に位置決めできるよう、半導体ウェーハが平坦である必要がある。しかしながら、以下に記載のように超広帯域メモリが形成されたウェーハでは、反りが生じている場合があり、現状では半導体ウェーハから分割された超広帯域メモリを個々に検査する方法が用いられている。
【０００４】
一方、反りのある半導体ウェーハであっても半導体ウェーハの状態でウェーハに形成された、超広帯域メモリではないものの一般の半導体チップを検査する試みもある。超広帯域メモリがその上に形成された直径φ３００ｍｍの１２インチウェーハでは、超広帯域メモリの数が、例えば４００個以上も形成される場合もある。このようなウェーハでは大径化してもその厚さは数百μｍ程度であるからウェーハ全体の剛性は低く、ウェーハ処理時に、特にパッケージング時に加わる外力等で、ウェーハに反りやうねり（変形）が生じやすくなっている。ウェーハの反りは、周辺部と中央部との間の高さの差で示されるが、その値は数ｍｍ程度になる場合もある。
【０００５】
ところで、大径のウェーハで周囲部が中心部に比べて大きく反って変形していると、ウェーハをチャックに載置した際に周囲部を真空吸引しても、従来の吸引径では周囲空気を空引きする状態となり、ウェーハの周囲部はチャックに吸引されることなく反り状態を維持したままとなる。もし反り状態のままで検査を実行すると、検査プローブがウェーハ表面に斜めに当接し、最悪の場合、ウェーハもしくは高価なプローブを損傷する虞れがある。このようなウェーハの反りに起因する不具合を解消するために、ウェーハを検査中にウェーハの反りをキャンセルする方法が、従来種々提案されている。
【０００６】
特許文献１には、大きな反りが存在するウェーハ等の基板を吸着保持する場合であっても、基板の平坦度を良好に保持することが記載されている。具体的には、基体の上面における連通経路の開口部を囲う位置に、環状に窪んだ環状凹部を形成し、環状の弾性素材からなるシール部材の下部要素を環状凹部に配置する。一方、シール部材の上部要素を基体の上面から突出させる。そして上部要素に、環状の内側方向に向かいながら上方に向かって延在する第１の部分と、環状の外側方向に向かいながら上方に延在する第２の部分を設けている。
【０００７】
また特許文献２には、反りが生じているワークを真空吸着するワークステージが、真空を供給する凹部を有する基台と、凹部上に取り付ける複数の貫通孔を形成した吸着板を備えることが記載されている。さらに、反りが生じたワークを吸着保持する吸着板の周辺部にシール用弾性体を設けることも記載されている。
【０００８】
特許文献３には、ウェーハ加工機がウェーハの平坦度に影響されずにウェーハを吸着保持できる吸着盤構造を有することが記載されている。具体的には、吸着盤の外周に、ゴム板である弾性素材で形成されスカート状に拡開して吸着盤の吸着面から所定長さ延在した、筒体を設ける。これにより、ウェーハ面と吸着面との間に隙間が生じても、筒体がウェーハ面の反り、うねりあるいは段差に応じて弾性変形しながらウェーハ面に密着し、囲いを形成する。その結果、上記隙間をシールすることができ、エアや研削液が吸引溝から吸引されるのを防止する。
【先行技術文献】
【特許文献】
【０００９】
特開２０１９－４０１７号公報
特開２０１０－１５３４１９号公報
特開平７－３０８８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記特許文献１に記載の真空チャックでは、ほぼ円形のセラミックス製基体の周縁部に環状凹部を形成し、その環状凹部に弾性体からなるシール部材を配置している。弾性体は蛇腹またはベローズ状であり、その上端面でウェーハに接する。真空吸着したときに、ウェーハと弾性体の接触位置を変化させることなく、蛇腹状もしくはベローズ状の弾性体が伸縮して基体に対してウェーハを吸着する。これにより、ウェーハは平坦にされて所定位置で保持される。
（【００１１】以降は省略されています）

関連特許