特許ウォッチ

公開番号2025101232
公報種別公開特許公報(A)
公開日2025-07-07
出願番号2023217922
出願日2023-12-25
発明の名称半導体装置および半導体装置の製造方法
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H10D 84/80 20250101AFI20250630BHJP()
要約【課題】不純物濃度が低い半導体層を含むダイオードの動作抵抗が増加することを抑制する。
【解決手段】
半導体装置10は、第1導電型の第1半導体層と、第1半導体層中に設けられ、第1導電型とは異なる第2導電型の第2半導体層と、第2半導体層中に設けられ、第2半導体層よりも不純物濃度が高い第2導電型の第3半導体層と、第3半導体層上に設けられた第1導電型の第4半導体層と、第4半導体層上に設けられ、第4半導体層よりも不純物濃度が高い第1導電型の第5半導体層と、第2半導体層中に設けられ、第3半導体層よりも不純物濃度が高い第2導電型の第6半導体層と、深さ方向において第3半導体層と同一の不純物濃度分布を有し、かつ、上面が第6半導体層と接する第2導電型の第7半導体層とを備える。
【選択図】図4
特許請求の範囲【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層中に設けられ、前記第１導電型とは異なる第２導電型の第２半導体層と、
前記第２半導体層中に設けられ、前記第２半導体層よりも不純物濃度が高い第３半導体層と、
前記第３半導体層上に設けられた前記第１導電型の第４半導体層と、
前記第４半導体層上に設けられ、前記第４半導体層よりも不純物濃度が高い前記第１導電型の第５半導体層と、
前記第２半導体層中に設けられ、前記第３半導体層よりも不純物濃度が高い前記第２導電型の第６半導体層と、
深さ方向において前記第３半導体層と同一の不純物濃度分布を有し、かつ、上面が前記第６半導体層と接する前記第２導電型の第７半導体層と
を備えた半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第３半導体層で構成されるアノードおよびカソードの一方と、前記第４半導体層および第５半導体層で構成される前記アノードおよび前記カソードの他方との間に、空乏層が形成され、
前記第３半導体層に前記第２導電型の不純物のイオンを注入する際に形成される点欠陥が、前記空乏層より深い位置または浅い位置に位置する
請求項１に記載の半導体装置。
【請求項３】
前記第２半導体層中に設けられ、前記深さ方向において前記第４半導体層と同一の不純物濃度分布を有する前記第１導電型のＬＤＤ（Ｌｉｇｈｔｌｙ－ＤｏｐｅｄＤｒａｉｎ）領域とを有するトランジスタをさらに備える
請求項２に記載の半導体装置。
【請求項４】
前記第３半導体層はツェナーダイオードの前記アノードを構成し、前記第５半導体層および前記第６半導体層は前記ツェナーダイオードの前記カソードを構成する
請求項３に記載の半導体装置。
【請求項５】
前記半導体装置は、前記ツェナーダイオード、および前記トランジスタが１つの半導体チップに搭載されたＩＰＤ（ＩｎｔｅｌｌｉｇｅｎｔＰｏｗｅｒＤｅｖｉｃｅ）である
請求項４に記載の半導体装置。
【請求項６】
第１導電型の第１半導体層中に、前記第１導電型とは異なる第２導電型の第２半導体層を形成する工程と、
前記第２半導体層中に、前記第２半導体層よりも不純物濃度が高い前記第２導電型の第３半導体層を形成する工程と、
前記第３半導体層上に前記第１導電型の第４半導体層を形成する工程と、
前記第４半導体層上に、前記第４半導体層よりも不純物濃度が高い前記第１導電型の第５半導体層を形成する工程と、
前記第２半導体層中に、前記第３半導体層よりも不純物濃度が高い前記第２導電型の第６半導体層を形成する工程と
を含み、
前記第３半導体層を形成する工程において、前記第３半導体層の形成と同時に、上面が前記第６半導体層に接し、かつ、前記第２半導体層よりも不純物濃度が高い前記第２導電型の第７半導体層を形成する
半導体装置の製造方法。
【請求項７】
前記第３半導体層で構成されるアノードおよびカソードの一方と、前記第４半導体層および第５半導体層で構成される前記アノードおよび前記カソードの他方との間に、空乏層が形成され、
前記第３半導体層を形成する工程で注入される前記第２導電型の不純物のイオンの飛程は、前記空乏層より深い位置または浅い位置に設定される
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第４半導体層を形成する工程において、前記第４半導体層の形成と同時に前記第２半導体層中に前記第１導電型のＬＤＤ（Ｌｉｇｈｔｌｙ－ＤｏｐｅｄＤｒａｉｎ）領域を形成する
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第３半導体層はツェナーダイオードの前記アノードを構成し、前記第３半導体層および前記第５半導体層は前記ツェナーダイオードの前記カソードを構成する
請求項８に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特に、ダイオードを備える半導体装置およびその製造方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１は、ツェナーダイオードのカソードと、トランジスタのソースおよびドレイン領域とを同時に形成することで製造工程の数を減少させる技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－１８３０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域のような不純物濃度の低い領域を有するトランジスタと、ダイオード（例：ツェナーダイオード）とを同時に形成する場合、ダイオードの動作抵抗が増加してしまうという問題がある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態による半導体装置は、第１導電型の第１半導体層と、前記第１半導体層中に設けられ、前記第１導電型とは異なる第２導電型の第２半導体層と、前記第２半導体層中に設けられ、前記第２半導体層よりも不純物濃度が高い第３半導体層と、前記第３半導体層上に設けられた前記第１導電型の第４半導体層と、前記第４半導体層上に設けられ、前記第４半導体層よりも不純物濃度が高い前記第１導電型の第５半導体層と、前記第２半導体層中に設けられ、前記第３半導体層よりも不純物濃度が高い前記第２導電型の第６半導体層と、深さ方向において前記第３半導体層と同一の不純物濃度分布を有し、かつ、上面が前記第６半導体層と接する前記第２導電型の第７半導体層とを備える。
【０００７】
一実施の形態による半導体装置の製造方法は、第１導電型の第１半導体層中に、前記第１導電型とは異なる第２導電型の第２半導体層を形成する工程と、前記第２半導体層中に、前記第２半導体層よりも不純物濃度が高い前記第２導電型の第３半導体層を形成する工程と、前記第３半導体層上に前記第１導電型の第４半導体層を形成する工程と、前記第４半導体層上に、前記第４半導体層よりも不純物濃度が高い前記第１導電型の第５半導体層を形成する工程と、前記第２半導体層中に、前記第３半導体層よりも不純物濃度が高い前記第２導電型の第６半導体層を形成する工程とを含み、前記第３半導体層を形成する工程において、前記第３半導体層の形成と同時に、上面が前記第６半導体層に接し、かつ、前記第２半導体層よりも不純物濃度が高い前記第２導電型の第７半導体層を形成する。
【発明の効果】
【０００８】
前記一実施の形態によれば、不純物濃度が低い半導体層を含むダイオードの動作抵抗が増加することを抑制する半導体装置、および半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
第１の比較例にかかる半導体装置の模式断面図である。
第２の比較例にかかる半導体装置の模式断面図である。
第１の比較例および第２の比較例にかかる半導体装置における不純物の濃度分布を示すグラフである。
実施形態１にかかる半導体装置の模式断面図である。
実施形態１にかかる半導体装置の電気特性を示すグラフである。
実施形態１にかかる半導体装置における不純物の濃度分布を示すグラフである。
実施形態１にかかる半導体装置の電気特性のばらつきを示すグラフである。
【発明を実施するための形態】
【００１０】
説明の明確化のため、以下の記載及び図面は、適宜、省略、および簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（【００１１】以降は省略されています）

関連特許