特許ウォッチ

公開番号2025113483
公報種別公開特許公報(A)
公開日2025-08-01
出願番号2025090369,2022045801
出願日2025-05-30,2022-03-22
発明の名称半導体装置
出願人東芝デバイス&ストレージ株式会社,株式会社東芝
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20250725BHJP()
要約【課題】アバランシェ耐量が向上する半導体装置を提供する。
【解決手段】第1の面と第2の面とを有する炭化珪素層と、第1の領域と、第1の領域と第1の面との間に位置する第2の領域及ぶ第3の領域を含み、第2の領域の第1導電形不純物濃度は第1の領域と等しいか高く、第3の領域の第1導電形不純物濃度は第2の領域より高い、第1導電形の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間に位置し、第2の領域と接する第4の領域と、第3の領域と接し第4の領域よりも第2導電形不純物濃度の高い第5の領域を含む、第2導電形の第2の炭化珪素領域と、第2の炭化珪素領域と第1の面との間の第1導電形の第3の炭化珪素領域と、第2の炭化珪素領域と対向した第1のゲート電極と、第1のゲート絶縁層と、第2の炭化珪素領域及び第3の炭化珪素領域に接する第1の部分を含む第1の電極と、第2の電極と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層と、
前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域であって、第１の領域と第２の領域と第３の領域を含み、前記第２の領域は前記第１の領域と前記第１の面との間に位置し、前記第３の領域は前記第１の領域と前記第１の面との間に位置し、前記第２の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度と等しいか高く、前記第３の領域の第１導電形不純物濃度は前記第２の領域より高い、第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電形の第２の炭化珪素領域であって、第４の領域と第５の領域を含み、前記第４の領域は前記第２の領域と接し、前記第５の領域は前記第３の領域と接し、前記第５の領域の第２導電形不純物濃度は前記第４の領域の第２導電形不純物濃度より高い、第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電形の第３の炭化珪素領域と、
前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、
前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、
前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、
前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層に対し前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられ前記第２の炭化珪素領域及び前記第３の炭化珪素領域に接する第１の部分を、含む第１の電極と、
前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、
を備える半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の炭化珪素領域は、第６の領域と第７の領域を更に含み、前記第６の領域は前記第１の領域と前記第１の面との間に位置し、前記第７の領域は前記第１の領域と前記第１の面との間に位置し、前記第６の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度と等しいか高く、前記第７の領域の第１導電形不純物濃度は前記第２の領域より高く、前記第６の領域は前記第３の領域と前記第７の領域との間に位置し、
前記第２の炭化珪素領域は、第８の領域と第９の領域を更に含み、前記第８の領域は前記第６の領域と接し、前記第９の領域は前記第７の領域と接し、前記第９の領域の第２導電形不純物濃度は、前記第８の領域の第２導電形不純物濃度より高く、前記第８の領域は、前記第５の領域と前記第９の領域との間に位置する請求項１記載の半導体装置。
【請求項３】
前記第２の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度より高い、請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第５の領域の第２導電形不純物濃度は前記第４の領域の第２導電形不純物濃度の１．５倍以上１０倍以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第５の領域は前記第１の部分に対し、前記第１の面から前記第２の面に向かう方向に位置する請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第５の領域は前記第１の部分に対し、前記第１の面から前記第２の面に向かう第３の方向に位置し、
前記第９の領域は前記第１の部分に対し、前記第３の方向に位置する請求項２記載の半導体装置。
【請求項７】
前記第２の炭化珪素領域は、第１０の領域を更に含み、前記第１０の領域は前記第５の領域と前記第１の部分との間に位置し、前記第１０の領域の第２導電形不純物濃度は、前記第５の領域の第２導電形不純物濃度より高い、請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第１の炭化珪素領域は、前記第１の面に接する第１１の領域を更に含み、
前記第１の電極は、前記第１１の領域に接する第２の部分を更に含む、請求項１ないし請求項７いずれか一項記載の半導体装置。
【請求項９】
前記第２の部分は前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第２の部分は前記第１の部分の前記第１の方向に位置する請求項８記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を実現することができる。
【０００３】
炭化珪素を用いたＭＯＳＦＥＴでは、アバランシェ耐量の向上が望まれる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１９－１６５２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、アバランシェ耐量が向上する半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層と、前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域であって、第１の領域と第２の領域と第３の領域を含み、前記第２の領域は前記第１の領域と前記第１の面との間に位置し、前記第３の領域は前記第１の領域と前記第１の面との間に位置し、前記第２の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度と等しいか高く、前記第３の領域の第１導電形不純物濃度は前記第２の領域より高い、第１の炭化珪素領域と、前記炭化珪素層の中に設けられ前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電形の第２の炭化珪素領域であって、第４の領域と第５の領域を含み、前記第４の領域は前記第２の領域と接し、前記第５の領域は前記第３の領域と接し、前記第５の領域の第２導電形不純物濃度は前記第４の領域の第２導電形不純物濃度より高い、第２の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電形の第３の炭化珪素領域と、前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、前記炭化珪素層に対し前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられ前記第２の炭化珪素領域及び前記第３の炭化珪素領域に接する第１の部分を、含む第１の電極と、前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、を備える。
【図面の簡単な説明】
【０００７】
第１の実施形態の半導体装置の模式断面図。
第１の実施形態の半導体装置の模式上面図。
第１の実施形態の半導体装置の模式上面図。
比較例の半導体装置の模式断面図。
第１の実施形態の変形例の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式上面図。
第２の実施形態の半導体装置の模式上面図。
第２の実施形態の半導体装置の等価回路図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【０００９】
また、以下の説明において、ｎ
＋＋
、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋＋
、ｐ
＋
、ｐ、ｐ
－
の表記がある場合、それらの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ
＋＋
はｎ
＋
よりもｎ形不純物濃度が相対的に高く、ｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋＋
はｐ
＋
よりもｐ形不純物濃度が相対的に高く、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ
＋
形、ｎ
－
形を単にｎ形、ｐ
＋
形、ｐ
－
形を単にｐ形と記載する場合もある。
【００１０】
不純物濃度は、例えば、ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭの画像やＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。また、絶縁層の厚さ等は、例えば、ＳＩＭＳ、ＳＥＭ、又はＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
（【００１１】以降は省略されています）

関連特許