特許ウォッチ

公開番号2025140018
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024039154
出願日2024-03-13
発明の名称電界効果トランジスタ
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 30/65 20250101AFI20250919BHJP()
要約【課題】電流電圧特性を向上可能な電界効果トランジスタを提供する。
【解決手段】
電界効果トランジスタは、第1導電型(P型)の第1ウエル領域(P型ウエル領域52)と、第1ウエル領域内に形成された第2導電型(N型)のソース領域SRと、第2導電型(N型)の第2ウエル領域(N型ウエル領域51)と、第2ウエル領域内に形成された第2導電型(N型)のドレイン領域DRと、ソース領域SRに隣接する領域上に配置されたゲート電極G1と、第2ウエル領域の第1ウエル領域側の端部51Eと、ドレイン領域DRとの間に配置された絶縁領域18と、を備え、平面視において、第1ウエル領域は、第1ウエル領域方向に向けて幅が狭くなるテーパ領域51Tを有する。
【選択図】図2
特許請求の範囲【請求項１】
第１導電型の第１ウエル領域と、
前記第１ウエル領域内に形成された第２導電型のソース領域と、
第２導電型の第２ウエル領域と、
前記第２ウエル領域内に形成された第２導電型のドレイン領域と、
前記ソース領域に隣接する領域上に配置されたゲート電極と、
前記第２ウエル領域の前記第１ウエル領域側の端部と、前記ドレイン領域との間に配置された絶縁領域と、
を備え、
平面視において、前記第２ウエル領域は、前記第１ウエル領域の方向に向けて幅が狭くなるテーパ領域を有する、
電界効果トランジスタ。
続きを表示（約 650 文字）【請求項２】
平面視において、前記第１ウエル領域は、前記テーパ領域に対向する突出領域を有する、
請求項１に記載の電界効果トランジスタ。
【請求項３】
第１導電型の第１ウエル領域と、
前記第１ウエル領域内に形成された第２導電型のソース領域と、
第２導電型の第２ウエル領域と、
前記第２ウエル領域内に形成された第２導電型のドレイン領域と、
前記ソース領域に隣接する領域上に配置されたゲート電極と、
前記第２ウエル領域の前記第１ウエル領域側の端部と、前記ドレイン領域との間に配置された絶縁領域と、
を備え、
平面視において、前記ソース領域の長手方向をＹ軸方向とし、Ｙ軸方向に直交する方向をＸ軸方向とした場合、前記ソース領域から前記ドレイン領域に向かう方向はＸ軸方向であり、
前記ソース領域のＹ軸方向の一方の端部から距離ΔＹ（０＜ΔＹ≦０．１μｍ）だけ前記ソース領域のＹ軸方向の中心位置よりの位置を通るＸ軸線上において、前記第２ウエル領域の前記第１ウエル領域側の端部と、前記絶縁領域の前記第１ウエル領域側の端部との間の最短距離Ｃは、０μｍ以上０．４μｍ以下である、
電界効果トランジスタ。
【請求項４】
前記第１ウエル領域及び前記第２ウエル領域が、表層部に形成された第２導電型のエピタキシャル半導体層を更に備える、
請求項１～請求項３のいずれか一項に記載の電界効果トランジスタ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、電界効果トランジスタに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１は、電界効果トランジスタを含む半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２２／１５３６９３号
【０００４】
[概要]
本開示は、電流電圧特性を向上可能な電界効果トランジスタを提供する。
【０００５】
本開示の電界効果トランジスタは、第１導電型の第１ウエル領域と、前記第１ウエル領域内に形成された第２導電型のソース領域と、第２導電型の第２ウエル領域と、前記第２ウエル領域内に形成された第２導電型のドレイン領域と、前記ソース領域に隣接する領域上に配置されたゲート電極と、前記第２ウエル領域の前記第１ウエル領域側の端部と、前記ドレイン領域との間に配置された絶縁領域と、を備え、平面視において、前記第２ウエル領域は、前記第１ウエル領域方向に向けて幅が狭くなるテーパ領域を有する。
【図面の簡単な説明】
【０００６】
図１は、半導体チップ１００の平面図である。
図２は、第１実施形態に係るデバイス５０の縦断面構成を示す図（図２（Ａ））及び平面図（図２（Ｂ））である。
図３は、図２（Ｂ）に示したトランジスタのＡ－Ａ矢印線に沿った縦断面構成を示す図（図３（Ａ））及びＪ線に沿った縦断面構成を示す図（図３（Ｂ））である。
図４は、第２実施形態に係るデバイス５０の縦断面構成を示す図（図４（Ａ））及び平面図（図４（Ｂ））である。
図５は、図４（Ｂ）に示したトランジスタのＡ－Ａ矢印線に沿った縦断面構成を示す図（図５（Ａ））及びＪ線に沿った縦断面構成を示す図（図５（Ｂ））である。
図６は、第３実施形態に係るデバイス５０の縦断面構成を示す図（図６（Ａ））及び平面図（図６（Ｂ））である。
図７は、図６（Ｂ）に示したトランジスタのＡ－Ａ矢印線に沿った縦断面構成を示す図（図７（Ａ））及びＪ１線を含むＪ線に沿った縦断面構成を示す図（図７（Ｂ））である。
図８は、図６（Ｂ）に示したトランジスタのＪ０線を含むＪ線に沿った縦断面構成を示す図である。
図９は、絶縁領域１８のエッジの平面形状を説明するための図である。
図１０は、ドレイン電圧Ｖｄ（Ｖ）と｜Ｉbody／Ｉd｜（％）の関係を示すグラフである。
図１１は、ドレイン電圧Ｖｄ（Ｖ）とＩbody（Ａ）の関係を示すグラフである。
図１２は、デバイス５０の縦断面構成を示す図（図１２（Ａ））及び平面図（図１２（Ｂ））である。
図１３は、トランジスタの平面構成を説明するための図である。
図１４は、トランジスタのドレイン電圧Ｖｄ（Ｖ）とドレイン電流Ｉｄ（Ａ）の関係を示すグラフである。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、半導体チップ１００の平面図である。
【０００９】
半導体チップ１００（半導体装置）は、直方体形状を有している。半導体チップ１００は、一方側に第１主面３を備えている。第１主面３の反対側には、裏面が位置する。半導体チップ１００は第１主面３と裏面を接続する第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃ、第４側面５Ｄを有している。半導体チップ１００の厚み方向をＺ軸方向とし、Ｚ軸に垂直な方向をＸ軸方向とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸方向とする。なお、半導体チップ１００の深さ方向をＺ軸の正方向とし、Ｚ軸の負方向は半導体基板の裏面から第１主面３（上面）に向かう方向を示すものとする。
【００１０】
第１主面３及び裏面は、それぞれＺ軸に垂直である。第１主面３の法線方向（Ｚ軸方向）からみた第１主面３の平面形状（平面視の形状）は長方形（四角形）である。半導体基板の裏面の平面視の形状は長方形（四角形）である。平面視において長方形の対向する二辺を構成する第１側面５Ａ及び第２側面５Ｂは、それぞれＸ軸方向に沿って延びている。平面視において長方形の対向する他の二辺を構成する第３側面５Ｃ及び第４側面５Ｄは、それぞれＹ軸方向に沿って延びている。これらの隣接する側面は平面視において直交しているが、直交以外の角度で交差することもできる。
（【００１１】以降は省略されています）

関連特許