特許ウォッチ

公開番号2025139144
公報種別公開特許公報(A)
公開日2025-09-26
出願番号2024037926
出願日2024-03-12
発明の名称データドライバ及び半導体装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G01R 31/30 20060101AFI20250918BHJP(測定;試験)
要約【課題】電源ノイズのノイズ量等を制御しつつ電源ノイズに対するノイズ耐性をテストすることが可能なデータドライバを提供する。
【解決手段】映像データ信号を受け、画素データ片の系列を順次出力するとともに映像データ信号に基づいてクロック信号を生成するインタフェース部と、インタフェース部から出力された画素データ片の系列を順次取り込み、パラレルデータに変換するロジック回路部と、パラレルデータに基づいて画素駆動電圧信号を生成し、複数本のデータラインに出力する出力部と、データドライバに電源電圧を供給する供給ラインに接続された電流路を有し、電流路に電流を流すことで供給ラインに電源ノイズを発生させるノイズ発生回路と、クロック信号とは異なるテスト制御用クロック信号を受けて動作し、ノイズ発生回路の電流路に流れる電流を制御し、電流路に電流を流した際のロジック回路の出力に基づいたテスト結果を出力するテスト制御部と、を有する。
【選択図】図2
特許請求の範囲【請求項１】
複数本のデータライン及び複数本のゲートラインと、前記複数本のデータラインと前記複数本のゲートラインとの交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルに接続され、画素データ片の系列からなる映像データ信号に基づいて前記複数のデータラインに画素駆動電圧信号を出力するデータドライバであって、
前記映像データ信号を受け、前記画素データ片の系列を順次出力するとともに前記映像データ信号に基づいてクロック信号を生成するインタフェース部と、
前記インタフェース部から出力された前記画素データ片の系列を順次取り込み、パラレルデータに変換するロジック回路部と、
前記パラレルデータに基づいて前記画素駆動電圧信号を生成し、前記複数本のデータラインに出力する出力部と、
前記データドライバに電源電圧を供給する供給ラインに接続された電流路を有し、前記電流路に電流を流すことで前記供給ラインに電源ノイズを発生させるノイズ発生回路と、
前記クロック信号とは異なるテスト制御用クロック信号を受けて動作し、前記ノイズ発生回路の前記電流路に流れる電流を制御し、前記電流路に電流を流した際の前記ロジック回路の出力に基づいたテスト結果を出力するテスト制御部と、
を有することを特徴とするデータドライバ。
続きを表示（約 1,000 文字）【請求項２】
前記ノイズ発生回路は、前記インタフェース部、前記ロジック回路部及び前記テスト制御部に第１の電源電圧を供給する第１の電源供給ラインに前記電流路が接続された第１のノイズ発生回路、又は前記出力部に第２の電源電圧を供給する第２の電源供給ラインに前記電流路が接続された第２のノイズ発生回路から構成されていることを特徴とする請求項１に記載のデータドライバ。
【請求項３】
前記テスト制御部は、前記ノイズ発生回路が前記電流路に電流を流した際の前記ロジック回路の出力と期待値とを比較し、比較結果に基づいて前記テスト結果を出力することを特徴とする請求項１に記載のデータドライバ。
【請求項４】
前記出力部は、前記複数本のデータラインにそれぞれ対応して設けられた複数の出力ラインを有し、
前記テスト制御部は、前記ノイズ発生回路が前記電流路に電流を流す際に、前記出力部を制御して前記複数の出力ラインのうちの互いに隣接して配置された１の出力ラインと他の出力ラインとを短絡させることを特徴とする請求項１に記載のデータドライバ。
【請求項５】
前記テスト制御部及び前記ロジック回路は、テストイネーブル信号の供給を受け、
前記テスト制御部は、前記テストイネーブル信号に応じて前記ノイズ発生回路の電流制御を行い、
前記ロジック回路は、前記テストイネーブル信号に応じて前記パラレルデータを前記テスト制御部に出力する、
ことを特徴とする請求項１に記載のデータドライバ。
【請求項６】
シリアルデータからなるデータ信号を受け、前記シリアルデータを出力するとともに前記データ信号に基づいてクロック信号を生成するインタフェース部と、
前記インタフェース部から出力された前記シリアルデータを順次取り込み、パラレルデータに変換するロジック回路部と、
複数の出力ラインを有し、前記パラレルデータに基づいて電圧信号を生成し、前記複数の出力ラインから出力する出力部と、
電源電圧を供給する供給ラインに接続された電流路を有し、前記電流路に電流を流すことで前記供給ラインに電源ノイズを発生させるノイズ発生回路と、
前記クロック信号とは異なるテスト制御用クロック信号を受けて動作し、前記ノイズ発生回路の前記電流路に流れる電流を制御し、前記電流路に電流を流した際の前記ロジック回路の出力に基づいたテスト結果を出力するテスト制御部と、
を有することを特徴とする半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、データドライバ及び半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
液晶ＴＶや液晶モニタ等の表示装置において、４Ｋ１２０Ｈｚ、８Ｋ１２０Ｈｚ等の高解像度化、高リフレッシュレート化が進んでいる。これにより、映像データ量が増加し、表示パネルを駆動するデータドライバＩＣのインタフェース信号の周波数が高くなっている。
【０００３】
データドライバのＩＦ（インタフェース部）はＰＬＬを内蔵しており、一定期間のクロックトレーニング信号を受け取った後にＬＯＣＫ（ロック）して、一定周波数のＣＬＫ（クロック信号）の生成を維持する。ＬＯＣＫ後のＩＦはＣＬＫを維持している状態であるが、データドライバの電源系で発生する電源ノイズの影響で周波数外れを起こすことがあり、ＬＯＣＫ直後のＣＬＫとは異なる周波数のＣＬＫを生成するようになってしまう。ＩＦの生成するＣＬＫの周波数をＬＯＣＫ直後と同等にするためには再度クロックトレーニングをし直すしか方法がなく、ドライバ動作として満足できる性能を発揮できないという問題があった。
【０００４】
デバイス内部に含まれるノイズ源に起因して生じる誤動作を把握するためのテスト方法として、回路ブロックが誤動作を起こす限界のノイズ信号の大きさを表した誤動作周波数特性と、当該回路ブロックに到達する内部ノイズ信号の大きさを表した内部到達周波数特性と、をそれぞれ求めて比較するテスト方法が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
特開２０１５－７５３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
データドライバで使用する電源系統が複数あり、上記従来技術のテスト方法では、異種電源系からの電源ノイズ耐性に対してシミュレーション確認をすることが困難であるという問題があった。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、電源ノイズのノイズ量等を制御しつつ電源ノイズに対するノイズ耐性をテストすることが可能なデータドライバを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るデータドライバは、複数本のデータライン及び複数本のゲートラインと、前記複数本のデータラインと前記複数本のゲートラインとの交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルに接続され、画素データ片の系列からなる映像データ信号に基づいて前記複数のデータラインに画素駆動電圧信号を出力するデータドライバであって、前記映像データ信号を受け、前記画素データ片の系列を順次出力するとともに前記映像データ信号に基づいてクロック信号を生成するインタフェース部と、前記インタフェース部から出力された前記画素データ片の系列を順次取り込み、パラレルデータに変換するロジック回路部と、前記パラレルデータに基づいて前記画素駆動電圧信号を生成し、前記複数本のデータラインに出力する出力部と、前記データドライバに電源電圧を供給する供給ラインに接続された電流路を有し、前記電流路に電流を流すことで前記供給ラインに電源ノイズを発生させるノイズ発生回路と、前記クロック信号とは異なるテスト制御用クロック信号を受けて動作し、前記ノイズ発生回路の前記電流路に流れる電流を制御し、前記電流路に電流を流した際の前記ロジック回路の出力に基づいたテスト結果を出力するテスト制御部と、を有することを特徴とする。
【０００９】
また、本発明に係る半導体装置は、シリアルデータからなるデータ信号を受け、前記シリアルデータを出力するとともに前記データ信号に基づいてクロック信号を生成するインタフェース部と、前記インタフェース部から出力された前記シリアルデータを順次取り込み、パラレルデータに変換するロジック回路部と、複数の出力ラインを有し、前記パラレルデータに基づいて電圧信号を生成し、前記複数の出力ラインから出力する出力部と、電源電圧を供給する供給ラインに接続された電流路を有し、前記電流路に電流を流すことで前記供給ラインに電源ノイズを発生させるノイズ発生回路と、前記クロック信号とは異なるテスト制御用クロック信号を受けて動作し、前記ノイズ発生回路の前記電流路に流れる電流を制御し、前記電流路に電流を流した際の前記ロジック回路の出力に基づいたテスト結果を出力するテスト制御部と、を有することを特徴とする。
【発明の効果】
【００１０】
本発明に係るデータドライバによれば、電源ノイズのノイズ量等を制御しつつ電源ノイズに対するノイズ耐性をテストすることが可能となる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許