TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025129380
公報種別
公開特許公報(A)
公開日
2025-09-04
出願番号
2025114213,2022519954
出願日
2025-07-07,2021-04-30
発明の名称
半導体装置、半導体パッケージ、および、それらの製造方法
出願人
ローム株式会社
代理人
弁理士法人あい特許事務所
主分類
H10D
30/66 20250101AFI20250828BHJP()
要約
【課題】機械的強度を向上できる半導体装置、半導体パッケージ、および、それらの製造方法を提供する。
【解決手段】半導体装置は、一方側の第1主面および他方側の第2主面を有する半導体層と、前記第1主面を被覆する第1電極、および、前記第1電極よりも高い硬度を有し、前記第1電極を被覆する第2電極を含む第1主面電極と、前記第1主面電極を被覆する酸化層と、を含む。
【選択図】図1
特許請求の範囲
【請求項1】
一方側の第1主面および他方側の第2主面を有する半導体層と、
前記第1主面において前記半導体層を選択的に被覆する層間絶縁層と、
前記第1主面および前記層間絶縁層を被覆する第1電極、ならびに、前記第1電極よりも高い硬度を有し、前記第1電極を被覆する第2電極を含む第1主面電極と、
前記第1主面電極を被覆する酸化層とを含み、
前記第1主面が、前記層間絶縁層の有無に起因した凹凸構造を有し、前記第1電極の表面が、前記凹凸構造に倣って形成された凹凸部を含み、
前記第2電極の厚み方向における最高位置と最低位置の差分は、前記第1電極の厚み方向における最高位置と最低位置の差分よりも小さい、半導体装置。
続きを表示(約 590 文字)
【請求項2】
前記酸化層は、金属酸化物を含む金属酸化層からなる、請求項1に記載の半導体装置。
【請求項3】
前記酸化層は、前記第1主面電極の酸化物を含む、請求項1または2に記載の半導体装置。
【請求項4】
前記酸化層は、前記第1主面電極よりも薄い、請求項1~3のいずれか一項に記載の半導体装置。
【請求項5】
前記酸化層は、前記第2電極よりも薄い、請求項1~4のいずれか一項に記載の半導体装置。
【請求項6】
前記酸化層は、前記第2電極の酸化物を含む、請求項1~5のいずれか一項に記載の半導体装置。
【請求項7】
前記第2電極は、ニッケルおよび銅のうちのなくとも1つを含み、
前記酸化層は、ニッケルおよび銅のうちのなくとも1つの酸化物を含む、請求項6に記載の半導体装置。
【請求項8】
前記第2電極は、メッキ層からなる、請求項1~7のいずれか一項に記載の半導体装置。
【請求項9】
前記半導体層は、ワイドバンドギャップ半導体を主成分として含む、請求項1~8のいずれか一項に記載の半導体装置。
【請求項10】
前記半導体層は、SiCを主成分として含む、請求項1~9のいずれか一項に記載の半導体装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
この出願は、2020年5月8日に日本国特許庁に提出された特願2020-082702号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明は、半導体装置、半導体パッケージ、および、それらの製造方法に関する。
続きを表示(約 1,500 文字)
【背景技術】
【0002】
特許文献1は、SiC半導体基板を用いた縦型半導体素子に関する技術を開示している。
【先行技術文献】
【特許文献】
【0003】
特開2012-79945号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一実施形態は、機械的強度を向上できる半導体装置、半導体パッケージ、および、それらの製造方法を提供する。
【課題を解決するための手段】
【0005】
本発明の一実施形態は、縦型パワー半導体素子を含む半導体装置であって、第1主面、および当該第1主面の反対側の第2主面を有し、SiCを主成分として含む半導体層と、前記半導体層の前記第1主面側に形成された第1電極層と、前記第1電極層上に形成され、前記縦型パワー半導体素子の第1端子と電気的に接続され、前記第1電極層よりも硬い第2電極層と、前記SiC半導体層の前記第2主面側に形成され、前記縦型パワー半導体素子の第2端子と電気的に接続される第3電極層と、前記第2電極層の表面に形成された酸化層と、を含む、半導体装置を提供する。
【0006】
本発明の一実施形態は、縦型パワー半導体素子を含む半導体装置の製造方法であって、SiCを主成分として含む半導体層の第1主面側に第1電極層を形成する工程と、前記第1電極層上に、前記縦型パワー半導体素子の第1端子と電気的に接続され、前記第1電極層よりも硬い第2電極層を形成する工程と、前記第2電極層にボンディングワイヤを接続する工程と、を含む、半導体装置の製造方法を提供する。
【0007】
本発明の一実施形態は、一方側の第1主面および他方側の第2主面を有する半導体層と、前記第1主面を被覆する第1電極、および、前記第1電極よりも高い硬度を有し、前記第1電極を被覆する第2電極を含む第1主面電極と、前記第1主面電極を被覆する酸化層と、を含む、半導体装置を提供する。
【0008】
本発明の一実施形態は、主面を有する半導体層を用意する工程と、第1電極を前記主面の上に形成し、前記第1電極より高い硬度を有する第2電極を前記第1電極の上に形成することによって、前記主面の上に前記第1電極および前記第2電極を含む第1主面電極を形成する工程と、前記第1主面電極の外面を被覆する酸化層を形成する工程と、を含む、
半導体装置の製造方法を提供する。
【0009】
本発明の一実施形態は、一方側の第1主面および他方側の第2主面を有する半導体層と、前記第1主面において前記半導体層を選択的に被覆する層間絶縁層と、前記第1主面および前記層間絶縁層を被覆する第1電極、ならびに、前記第1電極よりも高い硬度を有し、前記第1電極を被覆する第2電極を含む第1主面電極と、前記第1主面電極を被覆する酸化層とを含み、前記第1主面が、前記層間絶縁層の有無に起因した凹凸構造を有し、前記第1電極の表面が、前記凹凸構造に倣って形成された凹凸部を含む、半導体装置を提供する。前記第2電極の厚み方向における最高位置と最低位置の差分は、前記第1電極の厚み方向における最高位置と最低位置の差分よりも小さくてもよい。
【0010】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
(【0011】以降は省略されています)
この特許をJ-PlatPat(特許庁公式サイト)で参照する
関連特許
ローム株式会社
回路装置
14日前
ローム株式会社
電子回路
14日前
ローム株式会社
駆動回路
22日前
ローム株式会社
駆動回路
22日前
ローム株式会社
駆動回路
22日前
ローム株式会社
発振回路
4日前
ローム株式会社
遅延回路
22日前
ローム株式会社
半導体装置
11日前
ローム株式会社
オペアンプ
1か月前
ローム株式会社
半導体装置
18日前
ローム株式会社
半導体装置
15日前
ローム株式会社
オペアンプ
1か月前
ローム株式会社
半導体装置
12日前
ローム株式会社
オペアンプ
1か月前
ローム株式会社
半導体装置
8日前
ローム株式会社
半導体装置
11日前
ローム株式会社
半導体装置
6日前
ローム株式会社
半導体装置
20日前
ローム株式会社
照度センサ
6日前
ローム株式会社
半導体装置
11日前
ローム株式会社
メモリ回路
1か月前
ローム株式会社
圧電共振器
1日前
ローム株式会社
入出力回路
1日前
ローム株式会社
基準電圧源
1日前
ローム株式会社
半導体装置
今日
ローム株式会社
電流センサ
21日前
ローム株式会社
スナバ回路
14日前
ローム株式会社
差動増幅回路
22日前
ローム株式会社
電源制御装置
1か月前
ローム株式会社
半導体記憶装置
1か月前
ローム株式会社
電圧制御発振器
今日
ローム株式会社
半導体集積回路
25日前
ローム株式会社
半導体集積回路
20日前
ローム株式会社
MEMSセンサ
今日
ローム株式会社
オペアンプ回路
1か月前
ローム株式会社
半導体集積回路
1か月前
続きを見る
他の特許を見る