特許ウォッチ

公開番号2025134256
公報種別公開特許公報(A)
公開日2025-09-17
出願番号2024032040
出願日2024-03-04
発明の名称積層セラミック電子部品
出願人株式会社村田製作所
代理人個人,個人
主分類H01G 4/30 20060101AFI20250909BHJP(基本的電気素子)
要約【課題】積層体にクラックが発生することを抑制できる積層セラミック電子部品を提供する。
【解決手段】積層体10と、積層体10の両端部に配置された一対の外部電極40とを備え、外部電極40は、主面側外部電極411Aを含み、主面側外部電極411Aは、主面側下地電極層511Aと、主面側下地電極層511Aよりも上層に配置された主面側導電性樹脂層611Aと、主面側導電性樹脂層611Aよりも上層に配置された主面側めっき層711Aと、を有し、積層方向Tおよび長さ方向Lに沿った断面視において、主面側導電性樹脂層611Aは、主面側めっき層711Aとの境界面611kにおいて積層体10側に窪む導電性樹脂層凹部611cを有する。
【選択図】図5B
特許請求の範囲【請求項１】
高さ方向に交互に積層された複数のセラミック層および複数の内部導体層を含むとともに、前記高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を含む積層体と、
前記積層体の前記長さ方向の両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、
前記内部導体層は、
前記第１の端面に引き出される第１の内部導体層と、
前記第２の端面に引き出される第２の内部導体層と、を含み、
前記外部電極は、
前記第１の主面上および前記第２の主面上の少なくとも一方に配置された主面側外部電極を含み、
前記主面側外部電極は、
主面側下地電極層と、
前記主面側下地電極層よりも上層に配置された主面側導電性樹脂層と、
前記主面側導電性樹脂層よりも上層に配置された主面側めっき層と、を有し、
前記高さ方向および前記長さ方向に沿った断面視において、前記主面側導電性樹脂層は、前記主面側めっき層との境界面において前記積層体側に窪む導電性樹脂層凹部を有する、積層セラミック電子部品。
続きを表示（約 440 文字）【請求項２】
前記高さ方向および前記長さ方向に沿った断面視において、前記導電性樹脂層凹部の最深部は、前記主面側下地電極層の前記長さ方向での内側端部よりも、前記積層体の前記長さ方向の中央側に位置する、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記高さ方向および前記長さ方向に沿った断面視において、
前記主面側導電性樹脂層は、
前記導電性樹脂層凹部を挟んで、前記積層体の前記長さ方向で中央側に配置された第１の導電性樹脂層盛り上がり部および前記積層体の前記長さ方向で端部側に配置された第２の導電性樹脂層盛り上がり部を有し、
前記積層体の表面から前記第１の導電性樹脂層盛り上がり部の頂点までの最短距離である当該第１の導電性樹脂層盛り上がり部の高さは、前記積層体の表面から前記第２の導電性樹脂層盛り上がり部の頂点までの最短距離である当該第２の導電性樹脂層盛り上がり部の高さよりも高い、請求項１または２に記載の積層セラミック電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、積層セラミック電子部品として積層セラミックコンデンサが知られている。近年、積層セラミックコンデンサは、熱膨張によるたわみ応力等の過酷な環境下での耐久性が要求され、その対応として積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いる技術が知られている。この種の技術を示すものとして特許文献１が挙げられる。特許文献１には、導電ペーストをディッピングして塗布し、それを焼き付けた電極層と、導電性のエポキシ系熱硬化性樹脂層と、ニッケルメッキ層と、スズ系層とが順次積層された層構成の外部電極を有する積層セラミックコンデンサが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開平１１－１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の積層セラミックコンデンサによれば、樹脂層の犠牲破壊および変形による応力緩和によって、積層体にクラックが発生することを抑制可能である。しかしながら、近年、さらなる過酷な環境下での耐久性が要求されるようになり、このような環境下においては、応力緩和効果が機能しにくくなって積層体にクラックが発生する可能性がある。
【０００５】
本発明は、積層体にクラックが発生することを抑制できる積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミックコンデンサは、高さ方向に交互に積層された複数のセラミック層および複数の内部導体層を含むとともに、前記高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を含む積層体と、前記積層体の前記長さ方向の両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、前記内部導体層は、前記第１の端面に引き出される第１の内部導体層と、前記第２の端面に引き出される第２の内部導体層と、を含み、前記外部電極は、前記第１の主面上および前記第２の主面上の少なくとも一方に配置された主面側外部電極を含み、前記主面側外部電極は、主面側下地電極層と、前記主面側下地電極層よりも上層に配置された主面側導電性樹脂層と、前記主面側導電性樹脂層よりも上層に配置された主面側めっき層と、を有し、前記高さ方向および前記長さ方向に沿った断面視において、前記主面側導電性樹脂層は、前記主面側めっき層との境界面において前記積層体側に窪む導電性樹脂層凹部を有する。
【発明の効果】
【０００７】
本発明によれば、積層体にクラックが発生することを抑制できる積層セラミック電子部品を提供することができる。
【図面の簡単な説明】
【０００８】
実施形態に係る積層セラミックコンデンサの外観斜視図である。
図１のＩＩ－ＩＩ線に沿った断面図である。
図２のＩＩＩ－ＩＩＩ線に沿った断面図である。
図２のＩＶ－ＩＶ線に沿った断面図である。
図２のＶで示す部分の拡大図であって、第１の主面側外部電極の断面を示す図である。
図２のＶで示す部分の拡大図であって、第１の主面側外部電極の断面を示す図である。
実施形態の積層セラミックコンデンサの製造方法を示す図であって、積層体に外部電極を形成する第１の工程を示す図である。
実施形態の積層セラミックコンデンサの製造方法を示す図であって、積層体に外部電極を形成する第２の工程を示す図である。
実施形態の積層セラミックコンデンサの製造方法を示す図であって、積層体に外部電極を形成する第３の工程を示す図である。
２連構造の積層セラミックコンデンサを示す図である。
３連構造の積層セラミックコンデンサを示す図である。
４連構造の積層セラミックコンデンサを示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について、図１～図４を用いて説明する。図１は、実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。図３は、図２の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。図４は、図２の積層セラミックコンデンサ１のＩＶ－ＩＶ線に沿った断面図である。
【００１０】
積層セラミックコンデンサ１は、積層体１０と、外部電極４０と、を有する。
（【００１１】以降は省略されています）

関連特許