特許ウォッチ

公開番号2025142611
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2024042060
出願日2024-03-18
発明の名称レベルシフト回路、レベルシフト回路を備える半導体装置、および半導体装置を備える電子機器
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 5/003 20060101AFI20250924BHJP(基本電子回路)
要約【課題】レベルシフト回路は、クロックの生成に関してさらなる検討の余地があった。
【解決手段】レベルシフト回路(4x)は、三角波信号(V1)を生成するように構成された入力段(N1)と、電源電圧(Vcc)に応じたハイレベルとローレベルとの間で論理レベルが反転する第2パルス信号(CLK1)を生成するように構成された出力段(IV20)と、電源電圧(Vcc)の印加端と、第2パルス信号(CLK1)の出力端との間に接続されて、電源電圧(Vcc)から出力段(IV20)に流れ込む電流を制限するように構成された電流制限回路(DN1)と、を含む。
【選択図】図5
特許請求の範囲【請求項１】
第１パルス信号に応じて上昇および下降を交互に繰り返す三角波信号を生成するように構成された入力段と、
前記三角波信号が反転閾値に一致したときに、電源電圧に応じたハイレベルとローレベルとの間で論理レベルが反転する第２パルス信号を生成するように構成された出力段と、
前記電源電圧の印加端と、前記第２パルス信号の出力端との間に接続されて、前記電源電圧から前記出力段に流れ込む電流を制限するように構成された電流制限回路と、
を含み、
前記出力段は、前記電流に応じて前記反転閾値が定まるように構成されているレベルシフト回路。
続きを表示（約 560 文字）【請求項２】
前記出力段は、前記電源電圧の印加端と前記ローレベルの電圧の印加端との間に直列に接続されたハイサイドスイッチおよびローサイドスイッチを含み、
前記電流制限回路は、前記ハイサイドスイッチと前記電源電圧の印加端との間に接続され、前記電流を制限する請求項１に記載のレベルシフト回路。
【請求項３】
前記電流制限回路は、デプレッション型のトランジスタである請求項１に記載のレベルシフト回路。
【請求項４】
請求項１に記載のレベルシフト回路と、
前記第２パルス信号に応じて、時間をカウントするように構成されたカウント回路と、
を備える半導体装置。
【請求項５】
前記第１パルス信号を生成するように構成された発振回路と、
データを書き込み可能なように構成された不揮発性メモリと、
前記電源電圧を昇圧させた書込電圧を生成し、前記カウント回路によってカウントされた前記時間の間、前記書込電圧を前記不揮発性メモリに印加して、前記データを前記不揮発性メモリに書き込むように構成されたチャージポンプ回路と、
を備える請求項４に記載の半導体装置。
【請求項６】
請求項５に記載の半導体装置を備える電子機器。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、レベルシフト回路、レベルシフト回路を備える半導体装置、および半導体装置を備える電子機器に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
従来、不揮発性メモリへの自動書き込み機能を実現するための半導体装置がある。このような半導体装置は、発振回路と、レベルシフト回路とを備えている。レベルシフト回路は、発振回路の生成する内部クロックをレベルシフトして、不揮発性メモリへの書き込み時間をカウントするためのクロックを生成する。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１８－０３７１２５号公報
【０００５】
［概要］
特許文献１で開示されているレベルシフト回路は、クロックの生成に関してさらなる検討の余地があった。
【０００６】
本明細書中に開示されているレベルシフト回路は、入力段と、出力段と、電流制限回路と、を含む。入力段は、第１パルス信号に応じて上昇および下降を交互に繰り返す三角波信号を生成するように構成されている。出力段は、三角波信号が反転閾値に一致したときに、電源電圧に応じたハイレベルとローレベルとの間で論理レベルが反転する第２パルス信号を生成するように構成されている。電流制限回路は、電源電圧の印加端と、第２パルス信号の出力端との間に接続されて、電源電圧から出力段に流れ込む電流を制限するように構成されている。出力段は、電流に応じて反転閾値が定まるように構成されている。
【０００７】
本明細書中に開示されている半導体装置は、上記構成のレベルシフト回路と、第２パルス信号に応じて、時間をカウントするように構成されたカウント回路と、を備えている。
【０００８】
本明細書中に開示されている電子機器は、上記構成の半導体装置を備えている。
【図面の簡単な説明】
【０００９】
図１は、比較例の半導体装置５０を示す回路図である。
図２は、カウント回路５の内部構成を示す図である。
図３は、入力電圧Ｖ１と、第１クロック信号ＣＬＫ１と、第２クロック信号ＣＬＫ２と、第３クロック信号ＣＬＫ３と、を示すタイミングチャートである。
図４は、電源電圧Ｖｃｃが比較的高く設定された場合の、入力電圧Ｖ１、第１クロック信号ＣＬＫ１、第２クロック信号ＣＬＫ２、第３クロック信号ＣＬＫ３を示すタイミングチャートである。
図５は、本開示に係る半導体装置１００を示す図である。
図６は、半導体装置１００の変形例を示す図である。
図７は、半導体装置１００のさらなる変形例を示す図である。
【００１０】
［詳細な説明］
先ず本開示の半導体装置１００の比較例である半導体装置５０について説明し、その後、本開示の半導体装置１００について説明する。なお、半導体装置５０は、半導体装置１００と基本的な構成が共通している。このため、後の半導体装置１００についての説明では、半導体装置５０と異なる構成部分を中心に説明する。
（【００１１】以降は省略されています）

関連特許