特許ウォッチ

公開番号2025146437
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024047199
出願日2024-03-22
発明の名称半導体装置及び高電圧検出アンプ
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 89/00 20250101AFI20250926BHJP()
要約【課題】汎用性の高い半導体装置及び高電圧検出アンプを提供する。
【解決手段】
半導体装置は、第1チップ10HVPと、第2チップ10HVNと、第3チップ10LVと、を備え、第3チップ10LVは、第1抵抗器RPから延びた第1ボンディングワイヤが接続され、第1電圧検出用抵抗器RPSに電気的に接続される第1電極パッドES1と、第2抵抗器RNから延びた第2ボンディングワイヤが接続され、第2電圧検出用抵抗器RNSに電気的に接続される第2電極パッドES2と、第1電極パッドES1に接続された第1出力電極EPと、第2電極パッドES2に接続された第2出力電極ENと、第1電圧検出用抵抗器RPSと第2電圧検出用抵抗器RNSとの間の接続点に電気的に接続された基準電極EGと、を備える。
【選択図】図2

特許請求の範囲【請求項１】
第１抵抗器を備える第１チップと、
第２抵抗器を備える第２チップと、
前記第１抵抗器よりも低い抵抗値を有する第１電圧検出用抵抗器、及び、前記第２抵抗器よりも低い抵抗値を有し、前記第１電圧検出用抵抗器に直列に接続された第２電圧検出用抵抗器を備える第３チップと、
を備え、
前記第３チップは、
前記第１抵抗器から延びた第１ボンディングワイヤが接続され、前記第１電圧検出用抵抗器に電気的に接続される第１電極パッドと、
前記第２抵抗器から延びた第２ボンディングワイヤが接続され、前記第２電圧検出用抵抗器に電気的に接続される第２電極パッドと、
前記第１電極パッドに接続された第１出力電極と、
前記第２電極パッドに接続された第２出力電極と、
前記第１電圧検出用抵抗器と前記第２電圧検出用抵抗器との間の接続点に電気的に接続された基準電極と、
を備える、
半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記第１チップは、
第１半導体基板と、
前記第１半導体基板上に設けられた第１絶縁層と、
前記第１絶縁層内に埋設された前記第１抵抗器と、
を備え、
前記第２チップは、
第２半導体基板と、
前記第２半導体基板上に設けられた第２絶縁層と、
前記第２絶縁層内に埋設された前記第２抵抗器と、
を備え、
前記第３チップは、
第３半導体基板と、
前記第３半導体基板上に設けられた第３絶縁層と、
前記第３絶縁層内に埋設された前記第１電圧検出用抵抗器と、
前記第３絶縁層内に埋設された前記第２電圧検出用抵抗器と、
を備える、
請求項１に記載の半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置と、
前記第１出力電極に電気的に接続された入力端子を備える第１アンプ、前記第２出力電極に電気的に接続された入力端子を備える第２アンプ、及び、前記基準電極に電気的に接続された基準端子を備える増幅器チップと、
を備える高電圧検出アンプ。
【請求項４】
第１抵抗器を備える第１チップと、
第２抵抗器を備える第２チップと、
増幅器チップと、
を備え、
前記増幅器チップは、
前記第１抵抗器よりも低い抵抗値を有し、前記第１抵抗器に電気的に接続された第１電圧検出用抵抗器と、
前記第２抵抗器よりも低い抵抗値を有し、前記第１電圧検出用抵抗器に直列に接続され、前記第２抵抗器に電気的に接続された第２電圧検出用抵抗器と、
前記第１抵抗器と前記第１電圧検出用抵抗器との接続点に電気的に接続された入力端子を備える第１アンプと、
前記第２抵抗器と前記第２電圧検出用抵抗器との接続点に電気的に接続された入力端子を備える第２アンプと、
を備える、
高電圧検出アンプ。
【請求項５】
第１電圧検出用抵抗器と、
前記第１電圧検出用抵抗器に直列に接続された第２電圧検出用抵抗器と、
第１ボンディングワイヤが接続され、前記第１電圧検出用抵抗器に電気的に接続される第１電極パッドと、
第２ボンディングワイヤが接続され、前記第２電圧検出用抵抗器に電気的に接続される第２電極パッドと、
前記第１電極パッドに電気的に接続された第１出力電極と、
前記第２電極パッドに電気的に接続された第２出力電極と、
前記第１電圧検出用抵抗器と前記第２電圧検出用抵抗器との間の接続点に電気的に接続された基準電極と、
を備える、
半導体装置。
【請求項６】
半導体基板と、
半導体基板上に設けられた絶縁層と、
前記絶縁層内に埋設された前記第１電圧検出用抵抗器と、
前記絶縁層内に埋設された前記第２電圧検出用抵抗器と、
を備える、
請求項５に記載の半導体装置。
【請求項７】
前記絶縁層内に埋設され、平面視において、前記第１電圧検出用抵抗器及び前記第２電圧検出用抵抗器の形成された領域を囲む環状導電体と、
を備える、
請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及び高電圧検出アンプに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１は、複数の抵抗素子を備えた半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２３／０８５０２６号
【０００４】
［概要］
本開示は、汎用性の高い半導体装置及び高電圧検出アンプを提供する。
【０００５】
本開示の半導体装置は、第１抵抗器を備える第１チップと、第２抵抗器を備える第２チップと、前記第１抵抗器よりも低い抵抗値を有する第１電圧検出用抵抗器、及び、前記第２抵抗器よりも低い抵抗値を有し、前記第１電圧検出用抵抗器に直列に接続された第２電圧検出用抵抗器を備える第３チップと、を備え、前記第３チップは、前記第１抵抗器から延びた第１ボンディングワイヤが接続され、前記第１電圧検出用抵抗器に電気的に接続される第１電極パッドと、前記第２抵抗器から延びた第２ボンディングワイヤが接続され、前記第２電圧検出用抵抗器に電気的に接続される第２電極パッドと、前記第１電極パッドに接続された第１出力電極と、前記第２電極パッドに接続された第２出力電極と、前記第１電圧検出用抵抗器と前記第２電圧検出用抵抗器との間の接続点に電気的に接続された基準電極と、を備える。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る半導体パッケージの平面図である。
図２は、抵抗チップ群及び増幅器チップの平面配置を示す図である。
図３は、抵抗チップ群及び増幅器チップの回路図である。
図４は、入力電圧ＨＶ（ｋＶ）と出力電圧Ｖｏｕｔ（Ｖ）の関係を示すグラフである。
図５は、第２実施形態に係る半導体パッケージの平面図である。
図６は、抵抗チップ群及び増幅器チップの平面配置を示す図である。
図７は、抵抗チップ群及び増幅器チップの回路図である。
図８は、第１チップの平面図（図８（Ａ））及び第２チップの平面図（図８（Ｂ））である。
図９は、第１又は第２チップの縦断面構成を示す図である。
図１０は、第１例に係る第３チップの平面図（図１０（Ａ））及び第２例に係る第３チップの平面図（図１０（Ｂ））である。
図１１は、第３チップの縦断面構成を示す図である。
図１２は、第３例に係る第３チップの平面図である。
図１３は、電極周囲に設けられるダミー配線の平面構成を示す図である。
図１４は、第１タイプのダミー配線の平面構成の具体例を示す図（図１４（Ａ））及び第２タイプのダミー配線の平面構成の具体例を示す図（図１４（Ｂ））である。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、半導体パッケージの平面図である。なお、同図では、上部の蓋材を除いた状態が示されている。
【０００９】
半導体パッケージ１００は、凹部Ｄ１を有するケース１０１を備えている。ケース１０１は、樹脂又はセラミックなどの絶縁性材料からなる。
【００１０】
半導体パッケージ１００は、凹部Ｄ１内の第１ダイパッド１１０上に配置された抵抗チップ（第１チップ１０ＨＶＰ、第２チップ１０ＨＶＮ、及び、第３チップ１０ＬＶ）と、凹部Ｄ１内の第２ダイパッド１２０上に配置された増幅器チップ２０とを備えている。半導体パッケージ１００は、全体としては高電圧検出アンプを構成している。また、第１チップ１０ＨＶＰ、第２チップ１０ＨＶＮ、第３チップ１０ＬＶ、及び、増幅器チップ２０は、それぞれが半導体装置である。半導体パッケージ１００の凹部Ｄ１の開口端は、図示しない蓋材で封止され、凹部Ｄ１内は密閉空間とされている。蓋材の材料は樹脂等の絶縁材料とすることができ、凹部Ｄ１内は気体を充填してもよく、絶縁材料を充填してもよい。
（【００１１】以降は省略されています）

関連特許