特許ウォッチ

公開番号2025099690
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023216553
出願日2023-12-22
発明の名称回路装置
出願人セイコーエプソン株式会社
代理人Knowledge Partners弁理士法人
主分類G08C 15/00 20060101AFI20250626BHJP(信号)
要約【課題】複数個の測定対象からの出力信号について測定を行う場合に効率的な測定を行うことができなかった。
【解決手段】測定対象デバイスに接続される測定端子部と、マスター装置に接続されるインターフェース端子部と、前記測定端子部を介して入力された、前記測定対象デバイスの出力信号を測定する測定回路と、前記測定回路によって得られた測定データを保持する保持回路と、前記インターフェース端子部を介して前記測定データを前記マスター装置に送信するインターフェース回路と、を備える回路装置を構成する。
【選択図】図1
特許請求の範囲【請求項１】
測定対象デバイスに接続される測定端子部と、
マスター装置に接続されるインターフェース端子部と、
前記測定端子部を介して入力された、前記測定対象デバイスの出力信号を測定する測定回路と、
前記測定回路によって得られた測定データを保持する保持回路と、
前記インターフェース端子部を介して前記測定データを前記マスター装置に送信するインターフェース回路と、
を備える回路装置。
続きを表示（約 750 文字）【請求項２】
前記測定回路は、前記インターフェース端子部を介して前記マスター装置から送信されるトリガー信号に応じたタイミングで、前記出力信号を測定する、
請求項１に記載の回路装置。
【請求項３】
前記出力信号はクロック信号であり、
前記測定回路は、時間デジタル変換回路と、前記クロック信号の周波数を測定する周波数測定回路と、を含む、
請求項１に記載の回路装置。
【請求項４】
前記出力信号はアナログ電圧信号であり、
前記測定回路は、前記アナログ電圧信号をデジタル電圧信号に変換するＡ／Ｄ変換回路と、前記デジタル電圧信号を測定する電圧測定回路と、を含む、
請求項１に記載の回路装置。
【請求項５】
前記インターフェース回路は、前記インターフェース端子部を介して、前記マスター装置とＳＰＩ方式のシリアル通信を行う、
請求項１に記載の回路装置。
【請求項６】
前記インターフェース回路は、前記インターフェース端子部および前記測定端子部を介して、前記マスター装置と前記測定対象デバイスとの間におけるＩ２Ｃ方式のシリアル通信を中継する、
請求項１に記載の回路装置。
【請求項７】
前記インターフェース回路は、
前記測定回路による測定開始前においては、前記インターフェース端子部を介して前記マスター装置から入力された信号を前記測定端子部に出力させ、
前記測定回路による測定開始後においては、前記インターフェース端子部を介して前記マスター装置から入力された信号に応じて前記測定データを前記マスター装置に送信する、
請求項１に記載の回路装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、回路装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
従来、発振信号の周波数を測定する技術が知られている。例えば、特許文献１においては、計測対象クロック信号と基準クロック信号とを時間デジタル変換回路に基づいて処理して計測対象クロック信号の周波数を測定する周波数計測回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－３２７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術においては、複数個の測定対象から出力された発振信号の周波数を測定する場合、測定対象の発振信号を一つずつ周波数計測回路に入力し、一つずつ周波数を測定する必要がある。このため、複数個の測定対象からの出力信号について測定を行う場合に効率的な測定を行うことができなかった。
【課題を解決するための手段】
【０００５】
一実施形態にかかる回路装置は、測定対象デバイスに接続される測定端子部と、マスター装置に接続されるインターフェース端子部と、前記測定端子部を介して入力された、前記測定対象デバイスの出力信号を測定する測定回路と、前記測定回路によって得られた測定データを保持する保持回路と、前記インターフェース端子部を介して前記測定データを前記マスター装置に送信するインターフェース回路と、を備える。
【図面の簡単な説明】
【０００６】
本発明の一実施形態にかかる回路装置を用いた測定システムを示す構成図である。
回路装置の構成を示すブロック図である。
測定対象デバイスの構成を示すブロック図である。
発振制御回路が備える周波数制御に関連する回路と振動子とを合わせて示す図である。
測定処理のフローチャートを示す図である。
本発明の一実施形態にかかる回路装置を用いた測定システムを示す構成図である。
測定処理のフローチャートを示す図である。
本発明の一実施形態にかかる回路装置を用いた測定システムを示す構成図である。
【発明を実施するための形態】
【０００７】
ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）測定システムの構成
（２）回路装置の構成
（３）測定対象デバイスの構成
（４）測定処理
（５）他の実施形態等
【０００８】
（１）測定システムの構成：
図１は本発明の一実施形態にかかる回路装置１０を用いた測定システムを示す構成図である。本実施形態においては、１台のマスター装置２０に対して複数の回路装置１０が接続される。各回路装置１０は、マスター装置２０に制御される。また、複数の回路装置１０のそれぞれには測定対象デバイス３０が接続され、測定対象デバイス３０の出力信号が回路装置１０において測定される。基準発振信号源４０は、既知の周波数の発振信号である基準発振信号ＲＥＦＣＬＫを出力する装置である。基準発振信号源４０は、各回路装置１０と接続されており、基準発振信号ＲＥＦＣＬＫが、各回路装置１０に入力する。
【０００９】
ヒーター５０は、各測定対象デバイス３０が所望の温度になるように調整するための発熱装置である。温度センサー５１は、測定対象デバイス３０の温度を検出する装置である。マスター装置２０は、複数の回路装置１０、測定対象デバイス３０、ヒーター５０および温度センサー５１と通信可能な装置であり、例えば、汎用的なプロセッサーを備えたコンピューター等によって実現可能である。本実施形態において、マスター装置２０は、複数の回路装置１０および測定対象デバイス３０と、ヒーター５０と、温度センサー５１とを制御するが、むろん、マスター装置２０は、複数の装置に分かれていても良い。例えば、複数の回路装置１０および測定対象デバイス３０を制御して測定を行う装置と、ヒーター５０と、温度センサー５１とを制御して温度調整を行う装置とが分かれており、各装置が互いに連携しても良い。
【００１０】
マスター装置２０は、回路装置１０とＳＰＩ（Serial Peripheral Interface）方式でシリアル通信することができる。このため、回路装置１０は、ＣＳ（Chip Select）端子、ＣＬＫ（Clock）端子、ＳＤＩ（Serial Data Input）端子、ＳＤＯ（Serial Data Output）端子を介してマスター装置２０と接続される。また、本実施形態において、回路装置１０は、ＴＲＧ（Trigger）端子を備えており、回路装置１０は、ＴＲＧ端子を介してマスター装置と接続される。本実施形態においては、回路装置１０に設けられたこれらのＣＳ端子、ＣＬＫ端子、ＳＤＩ端子、ＳＤＯ端子、ＴＲＧ端子をインターフェース端子部と呼ぶ。
（【００１１】以降は省略されています）

関連特許