特許ウォッチ

公開番号2025104919
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2023223103
出願日2023-12-28
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H05K 7/14 20060101AFI20250703BHJP(他に分類されない電気技術)
要約【課題】一実施形態は、部品点数の削減を図ることができる半導体記憶装置を提供する。
【解決手段】一実施形態の半導体記憶装置は、筐体と、基板と、半導体メモリとを有する。前記筐体は、第1部材と、第2部材とを有する。前記第1部材は、係合部と、第1固定部とを有する。前記係合部は、前記筐体の内部に配置され、前記基板の厚さ方向に延びた第1部分と前記第1部分から前記第1面に沿う第1方向に延びた第2部分とを含む。前記第1固定部は、締結部材が取り付けられる。前記第2部材は、受け部と、第2固定部とを有する。前記受け部は、前記第1方向とは反対の第2方向に開放された挿入空間を含み、前記第1部材に対して前記第2部材が前記第2方向に移動されることで前記第2部分が前記挿入空間に挿入されて前記係合部と係合する。前記第2固定部は、前記係合部と前記受け部とが係合した状態で前記締結部材により前記第1固定部に固定される。
【選択図】図2
特許請求の範囲【請求項１】
収容空間を有した筐体と、
前記収容空間に配置され、第１面を有した基板と、
前記第１面に設けられた半導体メモリと、
を備え、
前記筐体は、第１部材と、前記第１部材と組み合わされる第２部材とを有し、前記収容空間は、前記第１部材と前記第２部材との間に形成され、
前記第１部材は、前記筐体の内部に配置され、前記基板の厚さ方向に延びた第１部分と前記第１部分から前記第１面に沿う第１方向に延びた第２部分とを含む係合部と、締結部材が取り付けられる第１固定部とを有し、
前記第２部材は、前記第１方向とは反対の第２方向に開放された挿入空間を含み、前記第１部材に対して前記第２部材が前記第２方向に移動されることで前記第２部分が前記挿入空間に挿入されて前記係合部と係合する受け部と、前記係合部と前記受け部とが係合した状態で前記締結部材により前記第１固定部に固定される第２固定部とを有した、
半導体記憶装置。
続きを表示（約 1,500 文字）【請求項２】
前記第１方向および前記基板の厚さ方向とは交差した方向を第３方向とする場合、
前記第１部材は、前記基板の厚さ方向から前記基板に面する第１主壁と、前記第１主壁の前記第３方向の端部から前記基板の厚さ方向に延びた第１側壁と、前記第１主壁の前記第３方向の他端部から前記基板の厚さ方向に延びた第２側壁とを有し、
前記第１部分は、前記第１主壁から前記基板の厚さ方向に延びており、
前記第２部分は、前記第１側壁および前記第２側壁から離れた位置で、前記第１部分から前記第１方向に延びている、
請求項１に記載の半導体記憶装置。
【請求項３】
前記第２部材は、前記第１主壁とは反対側から前記基板に面する第２主壁を有し、
前記受け部は、前記第２主壁から前記基板の厚さ方向に延びた第３部分と、前記第３部分から前記第３方向に延び、前記第２主壁とは反対側から前記第２部分に面する第４部分とを含む、
請求項２に記載の半導体記憶装置。
【請求項４】
前記第４部分は、前記第２部分と接する接触部を有し、
前記接触部は、前記第１方向に進むに従い前記挿入空間が狭くなるように前記第１方向に対して傾斜している、
請求項３に記載の半導体記憶装置。
【請求項５】
前記第２部分は、前記第４部分と接する接触部を有し、
前記接触部は、前記第２方向に進むに従い前記第２部分が厚くなるように前記第１方向に対して傾斜している、
請求項３に記載の半導体記憶装置。
【請求項６】
前記第３部分は、第１接触部を有し、
前記第４部分は、前記第１接触部と接する第２接触部を有し、
前記第１接触部と前記第２接触部とのうち一方は、前記第１方向に対して第１角度で傾斜し、
前記第１接触部と前記第２接触部とのうち他方は、前記第１方向と平行である、
請求項３に記載の半導体記憶装置。
【請求項７】
前記第３部分は、第１接触部を有し、
前記第４部分は、前記第１接触部と接する第２接触部を有し、
前記第１接触部と前記第２接触部とのうち一方は、前記第１方向に対して第１角度で傾斜し、
前記第１接触部と前記第２接触部とのうち他方は、前記第１方向に対して前記第１角度とは異なる第２角度で傾斜している、
請求項３に記載の半導体記憶装置。
【請求項８】
前記締結部材は、前記第１方向に沿って配置されたねじ部材であり、
前記第１固定部は、前記ねじ部材が挿通される挿通孔を有し、
前記第２固定部は、前記第１固定部と前記基板との間に配置され、前記挿通孔に通された前記ねじ部材が係合する係合孔を有し、
前記ねじ部材を締め付け方向に回転させることで前記第２部材に作用する力の方向は、前記第２部分と前記第４部分との間に生じる接触力が大きくなるように前記第１部材に対して前記第２部材が移動する方向と一致する、
請求項６または請求項７に記載の半導体記憶装置。
【請求項９】
前記第４部分は、前記第２主壁から前記挿入空間を挟んで設けられる、
請求項３に記載の半導体記憶装置。
【請求項１０】
前記第１側壁と前記第２部分との間には、第１隙間が設けられ、
前記第３部分の少なくとも一部は、前記第１隙間に配置されている、
請求項３または請求項９に記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
筐体と、筐体内に配置された基板と、基板に設けられた半導体メモリとを有した半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第８４８０１８６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態は、部品点数の削減を図ることができる半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態の半導体記憶装置は、筐体と、基板と、半導体メモリとを有する。前記筐体は、収容空間を有する。前記基板は、前記収容空間に配置され、第１面を有する。前記半導体メモリは、前記第１面に設けられている。前記筐体は、第１部材と、前記第１部材と組み合わされる第２部材とを有する。前記収容空間は、前記第１部材と前記第２部材との間に形成される。前記第１部材は、係合部と、第１固定部とを有する。前記係合部は、前記筐体の内部に配置され、前記基板の厚さ方向に延びた第１部分と前記第１部分から前記第１面に沿う第１方向に延びた第２部分とを含む。前記第１固定部は、締結部材が取り付けられる。前記第２部材は、受け部と、第２固定部とを有する。前記受け部は、前記第１方向とは反対の第２方向に開放された挿入空間を含み、前記第１部材に対して前記第２部材が前記第２方向に移動されることで前記第２部分が前記挿入空間に挿入されて前記係合部と係合する。前記第２固定部は、前記係合部と前記受け部とが係合した状態で前記締結部材により前記第１固定部に固定される。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体記憶装置を示す斜視図。
第１実施形態の半導体記憶装置を一部分解して示す斜視図。
第１実施形態のベースを示す斜視図。
第１実施形態のベースを示す図。
図３中に示された一点鎖線Ｆ５で囲まれた領域を拡大して示す斜視図。
第１実施形態のカバーを示す斜視図。
第１実施形態のカバーを示す図。
図６中に示された一点鎖線Ｆ８で囲まれた領域を拡大して示す斜視図。
図１中に示された半導体記憶装置のＦ９―Ｆ９線に沿う断面図。
図１中に示された半導体記憶装置のＦ１０―Ｆ１０線に沿う断面図。
第１実施形態の半導体記憶装置を示す正面図。
第１実施形態の半導体記憶装置の製造方法を説明するための断面図。
第１実施形態の第１変形例の半導体記憶装置を示す断面図。
第１実施形態の第２変形例の半導体記憶装置を示す断面図。
第２実施形態のベースを示す斜視図。
第２実施形態のカバーを示す斜視図。
第２実施形態の半導体記憶装置の一部を拡大して示す断面図。
第２実施形態の半導体記憶装置の製造方法を説明するための斜視図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本出願で「平行」、「直交」、または「同じ」とは、それぞれ、「略平行」、「略直交」、または「略同じ」である場合を含み得る。本出願で「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、対象物と直接に接続される場合に限定されず、別の部材を間に介在させて対象物と接続される場合を含み得る。
【０００８】
本出願では、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向、および－Ｚ方向は、以下のように定義される。＋Ｘ方向、－Ｘ方向、＋Ｙ方向、および－Ｙ方向は、後述する基板２１の第１面２１ａ（図２参照）と平行な方向である。＋Ｘ方向は、後述する筐体１０の第１端部１０ａから第２端部１０ｂに向かう方向である（図１参照）。－Ｘ方向は、＋Ｘ方向とは反対の方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合は、単に「Ｘ方向」と称する。＋Ｙ方向および－Ｙ方向は、Ｘ方向とは交差する（例えば直交する）方向である。＋Ｙ方向は、後述する筐体１０の第３端部１０ｃから第４端部１０ｄに向かう方向である（図１参照）。－Ｙ方向は、＋Ｙ方向とは反対の方向である。＋Ｙ方向と－Ｙ方向とを区別しない場合は、単に「Ｙ方向」と称する。
【０００９】
＋Ｚ方向および－Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば直交する）方向であり、基板２１の厚さ方向である。＋Ｚ方向は、筐体１０の第１主壁１１から第２主壁１２に向かう方向である（図１参照）。－Ｚ方向は、＋Ｚ方向とは反対の方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合は、単に「Ｚ方向」と称する。以下では、－Ｚ方向側を「下」、＋Ｚ方向側を「上」と称する場合がある。ただしこれら表現は、説明の便宜上のものであり、重力方向を規定するものではない。－Ｘ方向は、「第１方向」の一例である。＋Ｘ方向は、「第２方向」の一例である。Ｙ方向は、「第３方向」の一例である。
【００１０】
（第１実施形態）
＜１．半導体記憶装置の全体構成＞
図１から図１２を参照し、第１実施形態の半導体記憶装置１について説明する。半導体記憶装置１は、例えばＳＳＤ（Solid State Drive）のようなストレージデバイスである。半導体記憶装置１は、ホスト機器と接続され、ホスト機器の記憶装置として使用される。ホスト機器は、パーソナルコンピュータ、モバイル機器、ビデオレコーダ、または車載機器などであるが、これら例には限定されない。
（【００１１】以降は省略されています）

関連特許