特許ウォッチ

公開番号2025143034
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2024042717
出願日2024-03-18
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類H10B 41/40 20230101AFI20250924BHJP()
要約【課題】配線層間のショートを抑制すること。
【解決手段】実施形態の半導体装置は、複数の第1の導電層と複数の絶縁層とが第1方向に交互に積層される積層体と、積層体の外側の領域を積層体の第1方向に延びる第2の導電層と、積層体の第1方向から見たときに、積層体を取り囲む位置を第1方向に延びる第3の導電層と、積層体の上方に設けられ、第1方向と交差する第2方向に延びる第1の配線層と、積層体の上方に設けられ、第1の配線層と第2方向に離れて設けられた第2の配線層と、第1の配線層及び第2の配線層の上方に設けられ、第1の配線層と第2の配線層の間の領域で第2の導電層及び第3の導電層の上部とそれぞれ接続する電極層と、電極層に設けられ、電極層を介して第2の導電層及び第3の導電層へ外部電力を供給するパッド部と、を備え、第1の配線層、パッド部及び第2の導電層を含む第1の領域と、第2の配線層及び第3の導電層を含む第2の領域とは、第2方向に隣り合う。
【選択図】図1
特許請求の範囲【請求項１】
複数の第１の導電層と複数の絶縁層とが第１方向に交互に積層される積層体と、
前記積層体の外側の領域を前記積層体の前記第１方向に延びる第２の導電層と、
前記積層体の前記第１方向から見たときに、前記積層体を取り囲む位置を前記第１方向に延びる第３の導電層と、
前記積層体の上方に設けられ、前記第１方向と交差する第２方向に延びる第１の配線層と、
前記積層体の上方に設けられ、前記第１の配線層と前記第２方向に離れて設けられた第２の配線層と、
前記第１の配線層及び前記第２の配線層の上方に設けられ、前記第１の配線層と前記第２の配線層の間の領域で前記第２の導電層及び前記第３の導電層の上部とそれぞれ接続する電極層と、
前記電極層に設けられ、前記電極層を介して前記第２の導電層及び前記第３の導電層へ外部電力を供給するパッド部と、
を備え、
前記第１の配線層、前記パッド部及び前記第２の導電層を含む第１の領域と、前記第２の配線層及び前記第３の導電層を含む第２の領域とは、前記第２方向に隣り合う
半導体記憶装置。
続きを表示（約 1,100 文字）【請求項２】
前記積層体を前記第１方向に貫通し、前記第１の配線層の一部と接続する半導体層を更に備える、
請求項１に記載の半導体記憶装置。
【請求項３】
前記電極層は、前記第１の領域に設けられた第１の電極層と、前記第２の領域に設けられた第２の電極層とを含み、前記第１の電極層と前記第２の電極層とは分離されている、
請求項２に記載の半導体記憶装置。
【請求項４】
前記第３の導電層は、前記積層体の上下方向に延びる空隙を有する、
請求項１に記載の半導体記憶装置。
【請求項５】
前記積層体の下方に設けられ、前記第３の導電層を介して前記電極層と電気的に接続される複数のトランジスタと、
をさらに備える、
請求項１に記載の半導体記憶装置。
【請求項６】
複数の第１の導電層と複数の第１の絶縁層とが第１方向に交互に積層される積層体、及び前記第１方向に延びる第２の導電層を含む第１の領域と、
前記第１の領域と前記第１方向と交差する第２方向に隣り合って設けられ、前記第１方向に延びる第３の導電層を含む第２の領域と、
前記積層体の上方に設けられる第１の配線層と、
前記第１の配線層の上方に設けられた第１部と第２部と、前記第１部と前記第２部の間に設けられ、前記第１部と前記第２部より下方に位置し前記第２の導電層と接続された第３部とを含む第１の電極層と、
前記第１の配線層の上方に設けられた第４部と第５部と、前記第４部と前記第５部の間に設けられ、前記第４部と前記第５部より下方に位置し前記第３の導電層と接続された第６部とを含む第２の電極層と、
前記第２部と前記第４部との間に設けられた第２の絶縁層と、
を備える半導体記憶装置。
【請求項７】
前記第１部はボンディングを含むパット部である、
請求項６に記載の半導体記憶装置。
【請求項８】
前記第３部と前記第６部は、前記複数の第１の導電層のうち最上に位置する第１の導電層より上方に位置する
請求項６に記載の半導体記憶装置。
【請求項９】
前記第２の領域と前記第１の領域を介して前記第２方向に対向して位置し、前記第１方向に延びる第４の導電層を含み、前記第３の導電層と接続している第４の領域と、
をさらに備える請求項６に記載の半導体記憶装置。
【請求項１０】
前記積層体を貫通し、前記第１方向に延びる半導体層と、前記半導体層と前記第１の導電層との間に設けられた記憶層と、
をさらに備える請求項６に記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半導体記憶装置において、素子を保護するため、素子領域の外側にエッジシールを配置することがある。素子領域及びエッジシールの周辺には絶縁層が充填されている。絶縁層の上方には、素子に接続するソース線と、ソース線の間を貫通し素子とエッジシールとのそれぞれに接続する電極層と、が配置される。素子に接続する電極層と、エッジシールに接続する電極層とは電気的に分離されている。
【０００３】
しかしながら、半導体記憶装置の製造工程における各種熱処理により、電極層間のソース線が変形することがある。ソース線が変形すると、電極層の形成不良が発生し、電気的に分離された電極層間でショートが発生することがある。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－８８５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、電極層間のショートを抑制可能な半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、複数の第１の導電層と複数の絶縁層とが第１方向に交互に積層される積層体と、前記積層体の外側の領域を前記積層体の前記第１方向に延びる第２の導電層と、前記積層体の前記第１方向から見たときに、前記積層体を取り囲む位置を前記第１方向に延びる第３の導電層と、前記積層体の上方に設けられ、前記第１方向と交差する第２方向に延びる第１の配線層と、前記積層体の上方に設けられ、前記第１の配線層と前記第２方向に離れて設けられた第２の配線層と、前記第１の配線層及び前記第２の配線層の上方に設けられ、前記第１の配線層と前記第２の配線層の間の領域で前記第２の導電層及び前記第３の導電層の上部とそれぞれ接続する電極層と、前記電極層に設けられ、前記電極層を介して前記第２の導電層及び前記第３の導電層へ外部電力を供給するパッド部と、を備え、前記第１の配線層、前記パッド部及び前記第２の導電層を含む第１の領域と、前記第２の配線層及び前記第３の導電層を含む第２の領域とは、前記第２方向に隣り合う。
【図面の簡単な説明】
【０００７】
実施形態にかかる半導体記憶装置の概略の構成例を示す断面図。
実施形態にかかる周辺領域、及び外周領域における各構成の位置関係を説明する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
比較例にかかる半導体記憶装置について説明する図。
比較例にかかる半導体記憶装置について説明する図。
【発明を実施するための形態】
【０００８】
以下に、実施形態につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
【０００９】
（半導体記憶装置の構成例）
図１は、実施形態にかかる半導体記憶装置１の概略の構成例を示す図である。具体的には、図１（ａ）は、半導体記憶装置１のＸ方向に沿う断面図であり、図１（ｂ）は、半導体記憶装置１を模式的に示す上面図である。図１（ａ）は、図１（ｂ）のＡ－Ａ線に沿う断面図でもある。ただし、図１（ａ）においては図面の見やすさを考慮してハッチングを省略する。また図１（ｂ）においては、説明の便宜上、エッジシールＥＳのように、上面から見た場合に必ずしも視認することができない構成も描かれている。
【００１０】
なお本明細書において、Ｘ方向及びＹ方向はともに、後述する複数のワード線ＷＬの面の向きに沿う方向であり、Ｘ方向とＹ方向とは互いに直交する。Ｘ方向及びＹ方向は、複数のワード線ＷＬの積層方向と交差する方向である。複数のワード線ＷＬの積層方向は第１方向の一例であり、Ｘ方向は第２方向の一例である。
（【００１１】以降は省略されています）

関連特許