特許ウォッチ

公開番号2025109109
公報種別公開特許公報(A)
公開日2025-07-24
出願番号2024002833
出願日2024-01-11
発明の名称配線基板及びその製造方法
出願人イビデン株式会社
代理人個人,個人
主分類H05K 3/46 20060101AFI20250716BHJP(他に分類されない電気技術)
要約【課題】細いビア導体同士の間で発生する短絡を抑制可能な技術を開示する。
【解決手段】内部の絶縁層と内部の導電層とが交互に積層されることと、前記内部の絶縁層上または前記内部の絶縁層内に電子部品が配置されることと、内部の前記導電層及び前記電子部品を覆う最外の絶縁層が形成されることと、前記最外の絶縁層に、内部の前記導電層を露出させる第1貫通孔が形成されることと、前記第1貫通孔内がデスミア処理されることと、前記第1貫通孔内に第1導電部が充填されるとともに、前記最外の絶縁層上に最外の導電層が形成されることと、前記最外の導電層を覆うソルダーレジスト層が積層されることと、前記ソルダーレジスト層及び前記最外の絶縁層に前記電子部品のパッドを露出させる第2貫通孔が形成されることと、前記第2貫通孔内がデスミア処理されることと、前記第2貫通孔内に、第2導電部が充填されることと、を順に含む配線基板の製造方法。
【選択図】図2
特許請求の範囲【請求項１】
内部の絶縁層と内部の導電層とが交互に積層されることと、
前記内部の絶縁層上または前記内部の絶縁層内に電子部品が配置されることと、
前記内部の導電層及び前記電子部品を覆う最外の絶縁層が形成されることと、
前記最外の絶縁層に、前記内部の導電層を露出させる第１貫通孔が形成されることと、
前記第１貫通孔内がデスミア処理されることと、
前記第１貫通孔内に第１導電部が充填されるとともに、前記最外の絶縁層上に最外の導電層が形成されることと、
前記最外の導電層を覆うソルダーレジスト層が積層されることと、
前記ソルダーレジスト層及び前記最外の絶縁層に前記電子部品のパッドを露出させる第２貫通孔が形成されることと、
前記第２貫通孔内がデスミア処理されることと、
前記第２貫通孔内に、第２導電部が充填されることと、を順に含む配線基板の製造方法。
続きを表示（約 820 文字）【請求項２】
請求項１に記載の配線基板の製造方法であって、
前記第２貫通孔の孔径は、前記第１貫通孔の孔径よりも小さい。
【請求項３】
請求項１に記載の配線基板の製造方法であって、
前記ソルダーレジスト層に、前記最外の導電層を露出させる第３貫通孔が形成されることと、
前記第３貫通孔内に、第３導電部が充填されることと、を含む。
【請求項４】
請求項３に記載の配線基板の製造方法であって、
前記第３貫通孔の形成はフォトリソグラフィにより行われる。
【請求項５】
請求項４に記載の配線基板の製造方法であって、
前記第３貫通孔の孔径は、前記第２貫通孔の孔径よりも大きい。
【請求項６】
請求項１から５の何れか１の請求項に記載の配線基板の製造方法であって、
前記第１貫通孔及び前記第２貫通孔の形成がレーザーによって行われる。
【請求項７】
請求項６に記載の配線基板の製造方法であって、
前記第１貫通孔の形成は赤外光のレーザーにより行われ、前記第２貫通孔の形成は紫外光のレーザーにより行われる。
【請求項８】
請求項７に記載の配線基板の製造方法であって、
前記第１貫通孔の形成はＣＯ
２
レーザーにより行われ、前記第２貫通孔の形成はＵＶレーザーにより行われる。
【請求項９】
請求項１から５の何れか１の請求項に記載の配線基板の製造方法であって、
前記第１導電部及び前記第２導電部が複数ずつ設けられ、
前記第２導電部同士の間隔が前記第１導電部同士の間隔よりも狭い。
【請求項１０】
請求項９に記載の配線基板の製造方法であって、
前記第２導電部同士の間隔が８０ミクロン以下である。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、電子部品が埋設されている配線基板及びその製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
従来、この種の配線基板の製造方法として、電子部品に接続されるビア導体を内部の導電層に接続されるビア導体より細くするものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１８４５８９号公報（段落［００２０］，図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した従来の配線基板の製造方法においては、細いビア導体同士の間で短絡が発生することがあり、その改善が求められている。
【課題を解決するための手段】
【０００５】
発明の一態様は、内部の絶縁層と内部の導電層とが交互に積層されることと、前記内部の絶縁層上または前記内部の絶縁層内に電子部品が配置されることと、内部の前記導電層及び前記電子部品を覆う最外の絶縁層が形成されることと、前記最外の絶縁層に、内部の前記導電層を露出させる第１貫通孔が形成されることと、前記第１貫通孔内がデスミア処理されることと、前記第１貫通孔内に第１導電部が充填されるとともに、前記最外の絶縁層上に最外の導電層が形成されることと、前記最外の導電層を覆うソルダーレジスト層が積層されることと、前記ソルダーレジスト層及び前記最外の絶縁層に前記電子部品のパッドを露出させる第２貫通孔が形成されることと、前記第２貫通孔内がデスミア処理されることと、前記第２貫通孔内に、第２導電部が充填されることと、を順に含む配線基板の製造方法である。
【０００６】
発明の一態様は、交互に積層された内部の導電層と内部の絶縁層と、前記内部の絶縁層上または前記内部の絶縁層内に配置された電子部品と、前記内部の導電層及び前記電子部品を覆う最外の絶縁層と、前記最外の絶縁層上に積層された最外の導電層と、前記最外の導電層を覆うソルダーレジスト層と、前記最外の絶縁層に形成され、前記内部の導電層を露出させる第１貫通孔と、前記第１貫通孔内に充填される第１導電部と、前記ソルダーレジスト層の上面から前記電子部品の上面まで連続する内側面を有し、前記電子部品のパッドを露出させる第２貫通孔と、前記第２貫通孔内に充填される第２導電部と、を有する配線基板である。
【図面の簡単な説明】
【０００７】
図１は、配線基板の側断面図
図２は、配線基板の拡大断面図
図３Ａは、配線基板の製造方法を示す断面図、図３Ｂは、配線基板の製造方法を示す断面図、図３Ｃは配線基板の製造方法を示す断面図
図４Ａは、配線基板の製造方法を示す断面図、図４Ｂは、配線基板の製造方法を示す断面図
図５Ａは、配線基板の製造方法を示す断面図、図５Ｂは、配線基板の製造方法を示す断面図
図６Ａは、配線基板の製造方法を示す断面図、図６Ｂは、配線基板の製造方法を示す断面図
図７Ａは、配線基板の製造方法を示す断面図、図７Ｂは、配線基板の製造方法を示す断面図
図８Ａは、配線基板の製造方法を示す断面図、図８Ｂは、配線基板の製造方法を示す断面図
図９Ａは、配線基板の製造方法を示す断面図、図９Ｂは、配線基板の製造方法を示す断面図
図１０は、配線基板の製造方法を示す断面図
【発明を実施するための形態】
【０００８】
［第１実施形態］
以下、図１～１０を参照して、第１実施形態の配線基板１０について説明する。図１に示される配線基板１０は、コア基板１１とコア基板１１の表裏に積層されているビルドアップ部１００と、ビルドアップ部１００を覆うソルダーレジスト層２９とを有している。
【０００９】
コア基板１１はコア基材１１Ｋを有している。コア基材１１Ｋは、エポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂と、ガラスクロスなどの補強材からなる。コア基材１１Ｋの表裏の両面には、コア導電層１２が積層されている。表側のコア導電層１２と、裏側のコア導電層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａ（図３Ｂ参照）の壁面に、例えば、銅めっきが形成されることによって形成されている。
【００１０】
ビルドアップ部１００は、コア基板１１上に、絶縁層２１と導電層２２とが交互に積層される積層構造になっている。絶縁層２１は、例えば樹脂フィルムやプリプレグといった絶縁性材料で構成されている。導電層２２は、銅などの金属で構成されている。
（【００１１】以降は省略されています）

関連特許