特許ウォッチ

公開番号2025110071
公報種別公開特許公報(A)
公開日2025-07-28
出願番号2024003787
出願日2024-01-15
発明の名称フィルタ回路
出願人TDK株式会社
代理人インフォート弁理士法人,弁理士法人イトーシン国際特許事務所
主分類H03H 7/075 20060101AFI20250718BHJP(基本電子回路)
要約【課題】簡単な構成で広い通過帯域を実現することが可能なフィルタ回路を実現する。
【解決手段】フィルタ回路1は、信号経路5とグランドとの間に設けられ、グランドに電気的に接続された第1端L3aを有するインダクタL3と、信号経路5とグランドとの間に設けられ、グランドに電気的に接続された第1端32aを有する共振器32と、信号経路5上に設けられ、インダクタL3の第2端L3bと共振器32の第2端L32bに電気的に接続されたキャパシタC5とを備えている。インダクタL3は、インダクタ素子を用いて構成されている。共振器32は、インダクタ素子を用いずに構成されている。
【選択図】図1
特許請求の範囲【請求項１】
入力ポートと、
出力ポートと、
前記入力ポートと前記出力ポートとを接続する信号経路と、
前記信号経路とグランドとの間に設けられ、前記グランドに電気的に接続された第１端と前記第１端とは反対側の第２端とを有する第１のインダクタと、
前記信号経路と前記グランドとの間に設けられ、前記グランドに電気的に接続された第３端と前記第３端とは反対側の第４端とを有する共振器と、
前記信号経路上に設けられ、前記第１のインダクタの前記第２端と前記共振器の前記第４端に電気的に接続された第１のキャパシタとを備え、
前記第１のインダクタは、インダクタ素子を用いて構成され、
前記共振器は、インダクタ素子を用いずに構成されていることを特徴とするフィルタ回路。
続きを表示（約 890 文字）【請求項２】
更に、前記共振器の前記第３端と前記グランドとを電気的に接続する第３のインダクタを備えたことを特徴とする請求項１記載のフィルタ回路。
【請求項３】
更に、前記信号経路と前記グランドとの間に設けられ、前記グランドに電気的に接続された第５端と前記第５端とは反対側の第６端とを有する第２のインダクタと、
前記信号経路上に設けられ、前記第２のインダクタの前記第６端と前記共振器の前記第４端に電気的に接続された第２のキャパシタとを備え、
前記第２のインダクタは、インダクタ素子を用いて構成されていることを特徴とする請求項１記載のフィルタ回路。
【請求項４】
更に、前記入力ポート、前記出力ポート、前記第１のインダクタ、前記第２のインダクタ、前記共振器、前記第１のキャパシタおよび前記第２のキャパシタを一体化するための本体を備え、
前記第１のインダクタおよび前記第２のインダクタは、所定の一方向から前記本体を見たときに、前記第１のキャパシタおよび前記第２のキャパシタを挟むように配置されていることを特徴とする請求項３記載のフィルタ回路。
【請求項５】
更に、前記入力ポート、前記出力ポート、前記第１のインダクタ、前記第２のインダクタ、前記共振器、前記第１のキャパシタおよび前記第２のキャパシタを一体化するための本体を備え、
前記第１のインダクタと前記第２のインダクタは、所定の一方向から前記本体を見たときに、前記共振器の少なくとも一部を挟むように配置されていることを特徴とする請求項３記載のフィルタ回路。
【請求項６】
前記本体は、前記第１のインダクタ、前記第２のインダクタ、前記第１のキャパシタおよび前記第２のキャパシタを含む素子部と、前記共振器を含むと共に前記素子部に搭載された搭載部品とを含むことを特徴とする請求項５記載のフィルタ回路。
【請求項７】
前記共振器は、弾性波素子を用いて構成されていることを特徴とする請求項１ないし６のいずれかに記載のフィルタ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、共振器を含むフィルタ回路に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
ローパスフィルタ、ハイパスフィルタおよびバンドパスフィルタ等の各種フィルタは、複数の共振器を用いて構成されている。これらのフィルタに用いられる共振器としては、例えば、インダクタとキャパシタとを用いて構成されたＬＣ共振器や、導体線路（分布定数線路）を用いて構成されたストリップライン共振器や、弾性波素子を用いて構成された弾性波共振器が知られている。弾性波素子とは、弾性波を利用した素子である。弾性波素子には、弾性表面波を利用する弾性表面波素子や、バルク弾性波を利用するバルク弾性波素子がある。
【０００３】
特許文献１には、複数のストリップライン共振器と、信号入力端子とグランドとの間に配置したインダクタとコンデンサとの直列回路からなる第１のノッチ回路と、信号出力端子とグランドとの間に配置したインダクタとコンデンサとの直列回路からなる第２のノッチ回路とを備えたバンドパスフィルタが開示されている。第１および第２のノッチ回路は、バンドパスフィルタの帯域外減衰量を大きくする機能を有している。
【先行技術文献】
【特許文献】
【０００４】
特開２００４－２３３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、弾性波共振器を用いて構成されたフィルタは、遮断周波数に近い周波数領域において急峻に変化する通過減衰特性を実現するのに適しているが、広い通過帯域を実現するには適していないという問題がある。上記の問題は、弾性波共振器を用いて構成されたフィルタに限らず、急峻な共振特性を有する共振器を用いて構成されたフィルタ全般に当てはまる。
【０００６】
ところで、近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通信機器に用いられるフィルタの小型化も要求されている。フィルタを小型化するためには、簡単な構成で所望の特性を実現できることが望ましい。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡単な構成で広い通過帯域を実現することが可能なフィルタ回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のフィルタ回路は、入力ポートと、出力ポートと、入力ポートと出力ポートとを接続する信号経路と、信号経路とグランドとの間に設けられ、グランドに電気的に接続された第１端と第１端とは反対側の第２端とを有する第１のインダクタと、信号経路とグランドとの間に設けられ、グランドに電気的に接続された第３端と第３端とは反対側の第４端とを有する共振器と、信号経路上に設けられ、第１のインダクタの第２端と共振器の第４端に電気的に接続された第１のキャパシタとを備えている。第１のインダクタは、インダクタ素子を用いて構成されている。共振器は、インダクタ素子を用いずに構成されている。
【発明の効果】
【０００９】
本発明のフィルタ回路では、第１のインダクタは、インダクタ素子を用いて構成され、共振器は、インダクタ素子を用いずに構成されている。第１のインダクタと共振器の各一端は、グランドに電気的に接続されている。第１のキャパシタは、第１のインダクタの第２端と共振器の第４端に電気的に接続されている。これにより、本発明によれば、簡単な構成で広い通過帯域を実現することが可能なフィルタ回路を提供することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１０】
本発明の一実施の形態に係るフィルタ回路の回路構成を示す回路図である。
本発明の一実施の形態に係るフィルタ回路の本体を示す斜視図である。
本発明の一実施の形態における本体の素子部を示す斜視図である。
本発明の一実施の形態における本体の素子部を示す斜視図である。
本発明の一実施の形態における本体の素子部における１層目ないし３層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態における本体の素子部における４層目ないし７層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態における本体の素子部における８層目ないし１１層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態における本体の素子部における１２層目ないし１４層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態における本体の素子部における１５層目ないし１７層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態における本体の素子部における１８層目および１９層目の誘電体層のパターン形成面、ならびに１９層目の誘電体層の電極形成面を示す説明図である。
本発明の一実施の形態における本体の素子部の内部を示す斜視図である。
本発明の一実施の形態における本体の素子部の内部を示す平面図である。
シミュレーションで用いた第１の回路を示す回路図である。
シミュレーションで求めた第１の回路の特性を示す特性図である。
シミュレーションで用いた第２の回路を示す回路図である。
シミュレーションで求めた第２の回路の特性を示す特性図である。
シミュレーションで用いた第３の回路を示す回路図である。
シミュレーションで求めた第３の回路の特性を示す特性図である。
シミュレーションで用いた第４の回路を示す回路図である。
シミュレーションで求めた第４の回路の特性を示す特性図である。
シミュレーションで用いた第５の回路を示す回路図である。
シミュレーションで求めた第５の回路の特性を示す特性図である。
本発明の一実施の形態に係る本体の通過減衰特性の一例を示す特性図である。
（【００１１】以降は省略されています）

関連特許